[发明专利]一种基于ARM和FLASH的FPGA重配置系统

摘要

一种基于ARM和FLASH的FPGA重配置系统，该系统包括上位机软件、嵌入式控制器即ARM、Flash存储器、显示控制电路和被测FPGA即DUT；所有连接汇总到嵌入式控制器之中，通过手动控制和上位机的操作，实现嵌入式控制器和被测FPGA、Flash的双向通讯，进而实现FPGA的老炼重配置；本发明可以实现FPGA的手动和自动重配置，通过切换配置电路对FPGA进行多次配置和老炼，可以保证比较高的资源覆盖率。通过将连线资源分类进行多次配置和老炼，基本能够实现连线资源的全覆盖老炼。

主权项

1.一种基于ARM和FLASH的FPGA重配置系统，其特征在于：该系统包括上位机软件、嵌入式控制器ARM、Flash存储器、显示控制电路和被测FPGA；它们之间的位置连接关系是：所有连接汇总到嵌入式控制器之中，通过手动控制和上位机的操作，实现嵌入式控制器和被测FPGA、Flash的双向通讯，进而实现FPGA的老炼重配置；所述上位机软件是实现FPGA重配置控制方式的设置、配置切换时间间隔的设置、FPGA配置文件的选取并将这些数据一并发送给ARM控制器，由ARM控制器去处理；上位机软件使用C#语言编写；整个系统的控制任务都是由嵌入式控制软件来控制的；当系统开始工作后，程序首先检测工作状态控制信号，如果是数据存储状态，那么将调用串行数据接收子程序，从上位机接收FPGA配置文件和控制数据，并将FPGA配置文件进行编码，分配存储地址和存储空间，设置好不同配置文件的标志，然后存入Flash存储器，在这个过程中还会控制LCD显示所发送的程序名、发送进度和发送结果；如果是FPGA配置状态，那么程序将调用FPGA配置子程序，判断将要配置的文件是哪一个，然后从Flash存储器中取出相应的配置文件对FPGA进行重配置，同样，在此过程中还会控制LCD显示配置的程序名称和配置结果；程序调试通过后，通过JLINK下载器将其下载到ARM中，连接好硬件电路就能实现FPGA的重配置功能了；所述嵌入式控制器是整个系统的核心，接收上位机传送的控制命令、FPGA配置数据和测试数据，完成FPGA的配置和重配置，对驱动电路进行三态控制，回传系统的自检信息以及FPGA器件老炼测试的结果；所述Flash存储器是W25Q32 32M SPI,它是一款适用于FPGA配置的存储器；所述显示控制电路是利用STM32 ARM开发板上的控制电路、独立按键、LED和外接LCD，STM32 ARM开发板包含丰富的硬件设计资源；使用的是主控制芯片STM32F103VCT6，W25Q32 32M SPI Flash存储器，独立按键、LED和LCD；STM32F103VCT6型ARM单片机是系统的核心控制器，通过编写控制程序，完成整个系统的控制任务；W25Q32 32M SPI Flash存储器是一款适用于FPGA配置的存储器，FPGA电路由ISE生成其支持的.bin文件后经ARM处理后存放在此Flash中；三个独立按键中其中一个用于选择系统的工作状态，使系统在数据存储状态和FPGA配置状态之间切换；另外两个按键用于在手动控制FPGA重配置时控制配置程序的切换；两个LED中的其中一个用于指示系统的工作状态：熄灭表示系统处于数据存储状态，亮起表示系统处于FPGA配置状态；另一个用于指示是手动控制FPGA的重配置还是自动控制FPGA的重配置：亮起表示自动控制，熄灭表示手动控制；开发板还有一个外接LCD，显示系统的工作状态：串行数据存储状态和FPGA配置状态；显示串行数据存储状态的同时还会显示当前发送的是哪一个程序，发送进度和发送成功提示；显示FPGA配置状态的同时还会显示当前配置的是哪一个程序，配置完成后显示配置成功提示；所示被测FPGA是XC3S400 FPGA开发板上的Xilinx Spartan‑3 XC3S400 FPGA；FPGA重配置时选择从模式，此时串行模式所需管脚比较少，通用性好，控制程序简单；在从串模式下，仅需要使用五个信号引脚就能完成FPGA配置数据的加载；此外还需要设置M[2:0]＝111以选择配置模式；所使用引脚的详细描述见表1；表1 从串模式下FPGA配置管脚说明控制板使用STM32 ARM开发板，目标板使用XC3S400 FPGA开发板；STM32 ARM开发板实现嵌入式控制系统：包括接收上位机控制信号和配置数据，将配置数据编码存储，切换系统的工作状态，对FPGA进行重配置，显示配置结果；XC3S400 FPGA开发板作为目标板使用，包含以下资源：(1)Xilinx Spartan‑3 XC3S400 FPGA；(2)板载5V转3.3V电源芯片，扩展IO提供多个5V、3.3V电源插针口；(3)板载5个LED显示，其中一个做电源显，另四个由FP GA引脚IO控制；(4)设计引出88个开放的用户IO引脚；(5)开发板提供50M有源晶振；(6)板载4M FLASH芯片M25P40；基于ARM和FLASH的FPGA重配置系统使用的是XC3S400 FPGA芯片和辅助接口；表2 ARM与FPGA配置接口单片机部分FPGA部分PC11CCLKPC10DONEPC9PROG_BPC8DINPC12INIT_BARM控制器与FPGA开发板的连接：首先在FPGA板配置模式选择处选择从串模式，即M2M1M0接高电平；选择ARM单片机部分输入输出接口与FPGA的PS配置接口相连，具体接口设计如表2，即由ARM的PC11口输出FPGA配置时钟，PC10口接收FPGA配置状态指示信号，PC9口输出FPGA重配置信号，PC8口串行输出FPGA的配置数据，PC7口接收FPGA初始化指示信号。