[发明专利]一种支持4375点和3780点FFT/IFFT的处理器

摘要

本发明涉及一种实现4375点和3780点FFT/IFFT变换的方法与并行高性能处理器。在FFT/IFFT变换的第一层采用素因子算法分解4375点和3780点，完全消除了第一级间的旋转因子。底层用相同的WFTA算法，完成4375点需要的5点、7点DFT计算，以及3780点需要的3点、4点、5点、7点DFT计算。设计了配套的二维存储器阵列，以及映射关系完全没有冲突的地址生成单元，保证了各级运算过程中，数据能够以较高的并行度被读取，并严格遵循同址寻址方式被写回。本发明能够使得处理器用同样的硬件资源，支持2种不同素数点长度的FFT/IFFT变换，并获得高数据吞吐率，提高DTMB接收系统的性能。

主权项

1.一种支持4375点和3780点FFT/IFFT处理器，包括共轭系统、输入混序系统、输出混序系统、存储系统、运算地址生成系统和运算系统，其特征在于：所述的共轭系统包括输入共轭单元(1)和输出共轭单元(2)；所述的输入混序系统包括4375点输入混序单元(3)、3780点输入混序单元(4)；所述的输出混序系统包括4375点输出混序单元(5)；所述的存储系统包括存储器阵列单元(7)；所述的运算地址生成系统包括运算地址生成单元(5)；所述的运算系统包括7个并行的WFTA运算子系统（8）；所述4375点输入混序单元(3)拥有两个存储体ROM1(31)和ROM2(32)，ROM1(31)和ROM2(32) 深度为625；所述3780点输入混序单元（4）拥有一个存储体ROM3(41)，ROM3(41) 深度为625；所述4375点输出混序单元(5)拥有两个存储体ROM4(61)和ROM5(62)，ROM4(61)和ROM5(62) 深度为625；所述的存储器阵列单元（7）由7个互相独立的双端口存储体组成，存储体的深度为625，使用这种存储器的处理器具有两种方式的并行性。