[发明专利]一种动静态混合式加法器

摘要

一种动静态加法器,其包括静态部分与动态部分，所述静态部分的输出端连接一第一反相器的输入端，所述第一反相器输出进位信号；所述静态部分输出端还连接所述动态部分，所述动态部分完成对加法的求和运算，所述动态部分输出端连接一第二反向器；其中所述动态部分包括一求和电路与电位保持电路，所述求和电路用于完成加法的求和运算，所述电位保持电路与所述第二反相器输出端连接，电位保持电路用于对浮空节点的电荷补偿并减小加法器在计算时的信号争抢。本发明电路形式简单，受工艺参数变化影响比较小，能有效在低电压环境下操作；通过电位保持电路，打断了原本在计算过程中的信号争抢，降低了功耗，在临界电压值附近达到能量利用效率的最高点。

主权项

一种动静态加法器,其特征在于，包括静态部分与动态部分，所述静态部分完成对加法的进位运算,所述静态部分的输出端输出反向进位信号，所述静态部分的输出端连接一第一反相器的输入端，所述第一反相器输出进位信号；所述静态部分输出端还连接所述动态部分，所述静态部分输出反向进位信号至所述动态部分，所述动态部分完成对加法的求和运算，所述动态部分输出端连接一第二反向器，所述动态部分输出反向求和信号至第二反相器，所述第二反相器输出求和信号；其中所述动态部分包括一求和电路与电位保持电路，所述求和电路用于完成加法的求和运算，所述电位保持电路与所述第二反相器输出端连接，电位保持电路用于对浮空节点的电荷补偿并减小加法器在计算时的信号争抢；所述静态部分包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管,第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管，所述第一PMOS管源极、第二PMOS管源极、第四PMOS管源极分别接电源；所述第一PMOS管漏极、所述第二PMOS管漏极与所述第三PMOS管源极连接；所述第三PMOS管漏极、第一NMOS管漏极、第五PMOS管漏极、第二NMOS管漏极连接并作为静态部分的输出端；所述第一NMOS管源极、第三NMOS管漏极、第四NMOS管漏极连接；所述第四PMOS管漏极连接所述第五PMOS管源极；所述第二NMOS管源极连接所述第五NMOS管漏极；所述第三NMOS管源极、第四NMOS管源极、第五NMOS管源极分别接地；所述第一PMOS管栅极、第五PMOS管栅极、第二NMOS管栅极、第三NMOS管栅极分别接输入A，所述第二PMOS管栅极、第四PMOS管栅极、第四NMOS管栅极、第五NMOS管栅极分别接输入B，所述第三PMOS管栅极、第一NMOS管栅极分别接输入C；所述求和电路包括第七PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管；其中第七PMOS管源极接电源，所述第七PMOS管漏极、第六NMOS管漏极、第十一NMOS管漏极相连；所述第六NMOS管源极、第八NMOS管漏极、第九NMOS管漏极、第十NMOS管漏极相连；第八NMOS管源极、第九NMOS管源极、第十NMOS管源极、第十三NMOS管源极、第七NMOS管漏极相连；所述第七NMOS管源极接地；第十一NMOS管源极与第十二NMOS管漏极连接；第十二NMOS管源极与第十三NMOS管漏极连接；所述第七PMOS管栅极、第七NMOS管栅极接时钟信号clk，所述第八NMOS管栅极、第十一NMOS管栅极分别接输入信号A，第九NMOS管栅极、第十二NMOS管栅极分别接输入信号B，所述第十NMOS管栅极、第十三NMOS管栅极分别接输入信号C；所述电位保持电路包括第八PMOS管、第九PMOS管以及一第三反相器；所述第八PMOS管源极接电源，所述第八PMOS管漏极与所述第九PMOS管源极连接，所述第九PMOS管栅极与所述第三反相器输出端连接，所述第三反相器输入端接入clk信号，所述第九PMOS管漏极、第七PMOS管漏极连接并作为动态部分的输出端；所述第二反相器输出端连接所述第八PMOS管栅极。