[发明专利]一种通用型微变形中频信标机有效
| 申请号： | 201510407767.0 | 申请日： | 2015-07-13 |
| 公开（公告）号： | CN104977569B | 公开（公告）日： | 2017-11-03 |
| 发明（设计）人： | 王韬;沈亦豪;蔡莹卓;高瞻;谢芝茂;杨力生;曹海林;覃大伟;徐建 | 申请（专利权）人： | 重庆大学 |
| 主分类号： | G01S7/282 | 分类号： | G01S7/282 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 400044 *** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种通用型微变形中频信标机。系统由时钟1、时钟分配器2、FPGA芯片3及其外围电路4、n片AD9959芯片51、52、5n以及n个带通滤波器组61、62、6n构成；时钟1经时钟分配器2送给每片AD9959芯片的参考时钟输入脚；FPGA芯片3包括多路伪码生成电路31、多路正弦波生成电路32、控制逻辑电路33以及串行通信接口电路34；控制逻辑电路33读取伪码信号或者正弦波信号，通过串行通信接口电路34配置每片AD9959芯片的频率控制字、幅度控制字、相位控制字，生成扩频调制信号作为其中一种微变形信标机信号或者生成抑制载波双边带调幅信号作为另外一种微变形信标机信号。 | ||
| 搜索关键词： | 一种 通用型 变形 中频 信标 | ||
【主权项】：
一种通用型微变形中频信标机，其特征在于：系统由时钟(1)、时钟分配器(2)、FPGA芯片(3)及其外围电路(4)、n片AD9959芯片(51)、(52)、(5n)以及n个带通滤波器组(61)、(62)、(6n)构成;时钟(1)经时钟分配器(2)送给每片AD9959芯片的参考时钟输入脚；FPGA芯片(3)包括多路伪码生成电路(31)、多路正弦波生成电路(32)、控制逻辑电路(33)以及串行通信接口电路(34)；控制逻辑电路(33)读取伪码信号，通过串行通信接口电路(34)配置每片AD9959芯片的频率控制字、幅度控制字、相位控制字，从而生成扩频调制信号作为其中一种微变形信标机信号，这种微变形信标机信号的中频载波相同但调制有彼此正交的伪码信号；控制逻辑电路(33)读取正弦波信号，通过串行通信接口电路(34)配置每片AD9959芯片的频率控制字、幅度控制字、相位控制字，从而生成抑制载波双边带调幅信号作为另外一种微变形信标机信号，这种微变形信标机信号的中频载波相同但调制有不同频率的正弦波信号；每片AD9959芯片的输出经过带通滤波器组(61)、(62)、(6n)滤波后输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆大学，未经重庆大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510407767.0/，转载请声明来源钻瓜专利网。
