[发明专利]垂直层叠应变Si/SiGe异质结CMOS器件结构及其制备方法有效

专利信息
申请号: 201510411372.8 申请日: 2015-07-03
公开(公告)号: CN104992942B 公开(公告)日: 2018-03-16
发明(设计)人: 舒斌;吴继宝;范林西;陈景明;张鹤鸣;宣荣喜;胡辉勇;宋建军;王斌 申请(专利权)人: 西安电子科技大学
主分类号: H01L27/092 分类号: H01L27/092;H01L21/8238;H01L29/165;H01L29/78
代理公司: 暂无信息 代理人: 暂无信息
地址: 710071*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种垂直层叠应变Si/SiGe异质结CMOS器件结构及其制备方法,该器件从下往上依次包括硅衬底、弛豫SiGe缓冲层、弛豫Si0.7Ge0.3虚衬底、n+δ掺杂层、弛豫Si0.7Ge0.3间隔层、应变Si沟道、弛豫Si0.7Ge0.3中间层、应变Si0.5Ge0.5沟道、弛豫Si0.7Ge0.3帽层和应变Si帽层。本发明采用张应变Si材料作n‑MOSFET沟道,压应变SiGe材料作p‑MOSFET沟道,n‑MOSFET与p‑MOSFET采用垂直层叠结构,二者共用一个多晶SiGe栅电极,电子和空穴的迁移率均有较大提高,提高了芯片的集成度、速度,为Si基器件和集成电路的高速、高频化发展开辟新的技术途径。
搜索关键词: 垂直 层叠 应变 si sige 异质结 cmos 器件 结构 及其 制备 方法
【主权项】:
一种垂直层叠应变Si/SiGe异质结CMOS器件结构,其特征在于,从下往上依次包括硅衬底、弛豫Si1‑xGex缓冲层、弛豫Si0.7Ge0.3虚衬底、n+δ掺杂层、弛豫Si0.7Ge0.3间隔层、应变Si沟道、弛豫Si0.7Ge0.3中间层、应变Si0.5Ge0.5沟道、弛豫Si0.7Ge0.3帽层和应变Si帽层;弛豫Si0.7Ge0.3间隔层上左侧设有源极,右侧设有漏极,源极和漏极分别位于由应变Si沟道、弛豫Si0.7Ge0.3中间层、应变Si0.5Ge0.5沟道、弛豫Si0.7Ge0.3帽层和应变Si帽层连接而成的立方体结构的两侧,应变Si帽层上方一侧设有SiO2层和多晶SiGe栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510411372.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top