[发明专利]通用串行器架构有效
| 申请号： | 201510414082.9 | 申请日： | 2015-07-15 |
| 公开（公告）号： | CN105281782B | 公开（公告）日： | 2020-06-09 |
| 发明（设计）人： | S·K·斯里纳丝;G·库尔卡尼;C·马德姆塞蒂;P·K·阿巴拉 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | H03M9/00 | 分类号： | H03M9/00 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 赵蓉民;赵志刚 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及通用串行器架构。描述用于通用串行器‑解串器(SerDes)架构(400)的系统和方法。在各种实施例中，收发器可以包括：耦合到SerDes接口的数据查询电路(401)的第一多个数据触发器(402)；耦合到数据查询电路(401)的第二多个数据触发器(403)；多个锁存器(404)，多个锁存器中的每个锁存器(404)耦合到第二多个数据触发器中的对应数据触发器(403)；和耦合到多个锁存器(404)、第一多个数据触发器(402)和发射器电路的多个多路复用器(405)。 | ||
| 搜索关键词： | 通用 串行 架构 | ||
【主权项】：
一种收发器，其包括：耦合到串行器‑解串器即SerDes接口的数据查询电路的第一多个数据触发器；耦合到所述数据查询电路的第二多个数据触发器；多个锁存器，所述多个锁存器中的每个锁存器耦合到所述第二多个数据触发器中的对应数据触发器；和耦合到所述多个锁存器、所述第一多个数据触发器和发射器电路的多个多路复用器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510414082.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种列表连续消除极化码译码方法、装置
- 下一篇：监控数据自适应压缩方法及系统
