[发明专利]基于FPGA 的OSERDES2的改变方波上升时间的方法

摘要

本发明公开了一种基于FPGA的OSERDES2的改变方波上升时间的方法，该方法如下步骤：S1、初始化PFGA中的计数器和输出寄存器；S2、CPU接收用户设置的方波频率，并根据用户设置的方波频率，计算出方波频率控制字传送给FPGA；S3、FPGA接收到CPU传送过来的方波频率控制字后，计数器开始累加，当计数器的值等于方波频率控制字的一半时，将方波的输出寄存器设置为1111，计数器继续累加，当计数器的值等于方波频率控制字的时，将方波的输出寄存器设置为0000，同时，将计数器清零；S4、将步骤S3中的输出寄存器的输出接入所述OSERDES2模块的并行数据输入端口；本发明由OSERDES2模块控制输出，这样可将将数据的输出速度提升为原来的4倍，显著的提高了方波的上升时间。

主权项

1.基于FPGA 的OSERDES2的改变方波上升时间的方法，其特征在于：该方法采用的硬件部件包括CPU、FPGA、方波整形电路和幅度控制电路，所述CPU的输出端与FPGA的输入端电性连接，所述FPGA的输出端与方波整形电路的输入端电性连接，所述方波整形电路的输出端与幅度控制电路电性连接，所述FPGA内置有计数器、输出寄存器和OSERDES2模块；该方法具体步骤如下：S1、初始化PFGA中的计数器和输出寄存器；S2、用户设置方波频率值，CPU根据设置的方波频率值计算出方波频率控制字传送给FPGA；S3、FPGA接收到CPU传送过来的方波频率控制字后，计数器开始累加，当计数器的值等于方波频率控制字的一半时，将该方波的输出寄存器设置为1111，计数器继续累加，当计数器的值等于方波频率控制字时，将该方波的输出寄存器设置为0000，同时，将计数器清零；S4、将步骤S3中的输出寄存器的输出接入所述OSERDES2模块的两个以上并行数据输入端口，通过对OSERDES2模块的配置进行调整，提高方波的输出速度，即提高了方波的上升时间；所述步骤S4中的OSERDES2模块配置如下：第一步：设置OSERDES2 的参数S11、设置BYPASS_GCLK_FF旁路始终为FALSE，即 BYPASS_GCLK_FF(FALSE)；S12、因为处理的数据为普通的‘0’、‘1’因此将OSERDES2 的数据模式设置为SDR的方式；S13、由于将上升时间由8ns 变为2ns数据位数为4bit，因此将OSERDES2的数据位宽设置为4bit；S14、方波输出为普通IO，将OUTPUT_MODE设置为SINGLE_ENDED；S15、由于只采用了一个OSERDES2，因此将.SERDES_MODE设置为 NONE；第二步：设置OSERDES2 的输入输出将方波寄存器信号连接到OSERDES2的D1、D2、D3和D4上，将方波的输出信号连接到OSERDES2的输出端OQ，将OSERDES2的时钟设置为系统时钟125M，即就完成Oserdes2的配置；S5、OSERDES2模块将上述提高了方波的上升时间的方波输出，经过方波整形电路和幅度控制电路后输出。