[发明专利]阵列基板的制备方法、阵列基板及显示装置有效
申请号: | 201510424976.6 | 申请日: | 2015-07-17 |
公开(公告)号: | CN105070684B | 公开(公告)日: | 2018-01-05 |
发明(设计)人: | 刘正;郭总杰;陈曦;张小祥;张治超;刘明悬 | 申请(专利权)人: | 京东方科技集团股份有限公司;北京京东方显示技术有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L21/336;H01L27/12;G02F1/1343;G02F1/1333;G02F1/1362;G02F1/1368 |
代理公司: | 北京天昊联合知识产权代理有限公司11112 | 代理人: | 柴亮,张天舒 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种阵列基板的制备方法、阵列基板及显示装置,属于显示技术领域,其可解决现有的阵列基板在制备时出现漏极下方出现悬空的问题。本发明的阵列基板的制备方法包括形成像素电极的图形,薄膜晶体管的栅极的图形;形成栅极绝缘层;通过构图工艺形成包括薄膜晶体管有源层,以及形成在有源层上的源极和漏极的图形;形成钝化层,并通过构图工艺形成包括贯穿栅极绝缘层和/或钝化层的主过孔的图形;同时还形成包括位于漏极的部分区域下方的主过孔延伸部的图形;主过孔与主过孔延伸部贯通;去除与过孔延伸部位置对应的漏极金属,形成包括过孔的图形;形成包括连接电极和公共电极的图形;其中,连接电极通过过孔将漏极与像素电极电性连接。 | ||
搜索关键词: | 阵列 制备 方法 显示装置 | ||
【主权项】:
一种阵列基板的制备方法,其特征在于,包括:在基底上,形成包括像素电极的图形;形成包括薄膜晶体管的栅极的图形;形成栅极绝缘层;通过构图工艺形成包括薄膜晶体管有源层,以及形成在所述有源层上的源极和漏极的图形;形成钝化层,并通过构图工艺形成包括贯穿栅极绝缘层和钝化层的主过孔的图形;同时还形成包括位于所述漏极的部分区域下方的主过孔延伸部的图形;所述主过孔与所述主过孔延伸部贯通;去除与所述主过孔延伸部位置对应的漏极金属,形成包括过孔的图形;形成包括连接电极和公共电极的图形;其中,所述连接电极通过所述过孔将所述漏极与所述像素电极电性连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方显示技术有限公司,未经京东方科技集团股份有限公司;北京京东方显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510424976.6/,转载请声明来源钻瓜专利网。
- 上一篇:多功能手提包
- 下一篇:一种冷冻冷藏箱与车体基座的连接结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造