[发明专利]一种闪存电路及编程方法

摘要

一种闪存电路以及编程方法，所述闪存电路包括：编程电路、存储阵列、隔离阵列以及低压译码电路；所述存储阵列耦接于所述编程电路和所述隔离阵列之间；所述隔离阵列耦接于所述存储阵列和所述低压译码电路之间；所述隔离阵列包括至少一行闪存结构，所述隔离阵列每行闪存结构的数目对应于所述存储阵列中的位线的数目。采用所述闪存电路及编程方法可以减小闪存电路中隔离电路的面积，降低隔离电路的成本。

主权项

1.一种闪存电路，其特征在于，包括：编程电路、存储阵列、隔离阵列以及低压译码电路；所述存储阵列耦接于所述编程电路和所述隔离阵列之间；所述隔离阵列耦接于所述存储阵列和所述低压译码电路之间；所述存储阵列包括依次排布的闪存结构，所述闪存结构包括：半导体衬底、位线结构、字线结构、浮栅结构和控制栅结构；所述半导体衬底内部具有掺杂阱，所述掺杂阱形成源极和漏极；所述位线结构包括位线结构一和位线结构二，分别连接漏极和源极；所述字线结构位于所述位线结构一和位线结构二之间；所述浮栅结构包括浮栅结构一和浮栅结构二，分别位于所述字线结构和所述位线结构之间；所述控制栅结构包括控制栅结构一和控制栅结构二，分别位于所述浮栅结构的表面；所述位线结构、字线结构和浮栅结构均位于所述半导体衬底的表面；所述浮栅结构一与位线结构一、浮栅结构二与位线结构二各对应一个存储单元；所述隔离阵列包括至少一行所述闪存结构，所述隔离阵列每行闪存结构的数目对应于所述存储阵列中的位线的数目；所述编程电路包括：至少一行PMOS管和第一PMOS管，所述至少一行PMOS管的数目对应于所述存储阵列中的位线的数目；所述至少一行PMOS管中每个PMOS管的漏极耦接至所述隔离阵列中与该PMOS管位于同一列的闪存结构的其中一个位线结构，并耦接至所述存储阵列中与该PMOS管位于同一列的位线；所述PMOS管栅极适于分别被施加不同的电压，进行全部选中或者依据地址选中的操作；所述至少一行PMOS管中的每个PMOS管的源极相连接，共同连接至所述第一PMOS管的漏极；所述第一PMOS管和所述至少一行PMOS管的栅极适于被施加电压，以进行全部选中或者依据地址选中的操作。