[发明专利]降低功耗的GOA电路

摘要

本发明提供一种降低功耗的GOA电路，在第N级GOA单元电路中，上拉模块(300)的第二十二薄膜晶体管(T22)受第二上拉控制与下传模块(200)的第二十一薄膜晶体管(T21)的控制来将恒压高电位(VDD)输出至扫描驱动信号(G(N))，能够减少时钟信号的寄生电容，降低时钟信号的电压，减轻时钟信号的负载，从而降低GOA电路的功耗；通过第二十一薄膜晶体管(T21)将时钟信号(CK(m))输出至级传信号(ST(N))，采用级传信号(ST(N))进行信号的下传和对上的反馈，能够降低扫描驱动信号的负载，增强扫描驱动信号的推力，保证GOA电路功能正常；并通过在下拉维持模块(700)中增设第四十一薄膜晶体管(T41)对级传信号(ST(N))进行下拉来预防第二十二薄膜晶体管(T22)漏电。

主权项

一种降低功耗的GOA电路，其特征在于，包括级联的多个GOA单元电路，每一级GOA单元电路均包括：第一上拉控制模块(100)、第二上拉控制与下传模块(200)、上拉模块(300)、第一下拉模块(400)、第二下拉模块(500)、自举电容模块(600)、以及下拉维持模块(700)，各个模块由一个或数个薄膜晶体管构成；设N为正整数，除第一级GOA单元电路与最后一级GOA单元电路以外，在第N级GOA单元电路中：所述第一上拉控制模块(100)接入上一级第N‑1级GOA单元电路的级传信号(ST(N‑1))，电性连接于第一节点(Q(N))，用于对所述第一节点(Q(N))的电位进行控制；所述第二上拉控制与下传模块(200)电性连接于第一节点(Q(N))及上拉模块(300)，该第二上拉控制与下传模块(200)接入对应该第N级GOA单元电路的第m组时钟信号(CK(m))，用于根据第一节点(Q(N))的电位及第m组时钟信号(CK(m))的电位来控制上拉模块(300)，同时输出级传信号(ST(N))；所述上拉模块(300)接入恒压高电位(VDD)，输出扫描驱动信号(G(N))，用于受第二上拉控制与下传模块(200)的控制将恒压高电位(VDD)输出至扫描驱动信号(G(N))；所述第一下拉模块(400)接入下一级第N+1级GOA单元电路的级传信号(ST(N+1))及与下一级第N+1级GOA单元电路对应的第m+1组时钟信号(CK(m+1))，电性连接于扫描驱动信号(G(N))及恒压低电位(VSS)，用于在非作用期间拉低扫描驱动信号(G(N))的电位；所述第二下拉模块(500)接入下一级第N+1级GOA单元电路的级传信号(ST(N+1))，电性连接于第一节点(Q(N))及恒压低电位(VSS)，用于在非作用期间拉低第一节点(Q(N))的电位；所述自举电容模块(600)电性连接于第一节点(Q(N))与第二上拉控制与下传模块(200)，用于对第一节点(Q(N))进行充放电；所述下拉维持模块(700)电性连接于第一节点(Q(N))、扫描驱动信号(G(N))、级传信号(ST(N))、第m组时钟信号(CK(m))与恒压低电位(VSS)，用于在非作用期间维持第一节点(Q(N))、扫描驱动信号(G(N))、与级传信号(ST(N))的低电位；所述恒压高电位(VDD)高于第m组时钟信号(CK(m))的高电位；所述第m组时钟信号(CK(m))与第m+1组时钟信号(CK(m+1))的相位相反。