[发明专利]一种多电压域设计中保持时间的修正方法

摘要

一种多电压域设计中保持时间的修正方法，包括如下步骤第一步，将节点的位置坐标信息反标进静态时序分结果中，获得电路保持时序违反的关键路径；第二步，计算该节点保持时间修正余量；第三步，获得关键路径上每一节点的保持时间修正余量，位置坐标信息，计算该节点的修正保持时间所需的最小面积消耗量；第四步，计算该节点的延时面积权重比；第五步，以此权重比的大小对所有节点进行优先级排序，对优先级最高的节点进行保持时间的修正；第六步，修正后更新全电路的时序信息，重新提取关键路径，重复第一步～第五步修正保持时间违反，直至保持时间收敛。本发明极大降低为实现保持时间收敛所需加入的buffer的数量及面积、有效满足功耗要求。

主权项

一种多电压域设计中保持时间的修正方法，其特征在于：所述修正方法包括如下步骤：第一步，完成对全电路的静态时序分析，将节点的位置坐标信息反标进静态时序分结果中，获得电路保持时序违反的关键路径；第二步，获得经过关键路径上每一节点的最大与最小数据路径传输延时，计算该节点保持时间修正余量；电路k点所能引入的保持时间修正余量dk需满足如下表达式：ci+Dik,max+dk+Dkj,max≤P+cjci+Dik,min+dk+Dkj,min≥cj上式中，ci代表时钟控制触发器FFi的时钟信号延时；cj代表时钟控制触发器FFj的时钟信号延时；P代表时钟信号的周期；Dik,min代表 节点i与节点k之间最小的组合逻辑延时；Dik,max代表节点i与节点k之间最大的组合逻辑延时；Dkj,min代表 节点k与节点j之间最小的组合逻辑延时；Dkj,max代表节点k与节点j之间最大的组合逻辑延时；推导得到cj‑ci‑Dik,min‑Dkj,min≤dk≤P+cj‑ci‑Dik,max‑Dkj,max，进而得到‑slackij,hold≤dk≤slackij,setup；k点所能引入的保持时间修正余量dk为min(|slackij,setup|，|slackij,hold|)；第三步，获得关键路径上每一节点的保持时间修正余量，位置坐标信息，计算该节点的修正保持时间所需的最小面积消耗量；最小面积消耗量通过如下流程获得：3.1)根据节点i的位置坐标，获得与节点i相邻的电压域集合V；3.2)如果对于任意电压域v∈V，计算在电压域v中加入延时buffer的保持时间修正目标余量Mtarget和所需的延时buffer的总面积Abuffer，计算插入的电压转换单元的面积Als，计算其实际实现的保持时间余量Mactual，获得节点i在电压域v中的面积消耗量Av＝Abuffer+Als，以此类推，获得一组对应于邻接电压域集合V的面积消耗量集合A，及实际实现的保持时间余量集合M；3.3)计算节点i在当前电压域中实现保持时间修正量Mtarget所需的延时buffer总面积Abuffer,current，计算其实际实现的保持时间余量Mactual,current，A＝A∪Abuffer,current,M＝M∪Mactual,current；第四步，根据所获得的每一节点保持时间修正余量和最小面积消耗量，计算该节点的延时面积权重比；节点i的延时面积权重比ri通过如下方式获得：获得节点i的面积消耗量集合A，获得集合A所对应的实际实现的保持时间余量集合M；其中，Mactual,k∈M，Ak∈A，k代表节点i的第k种保持时间修正方案；第五步，以此权重比的大小对所有节点进行优先级排序，对优先级最高的节点进行保持时间的修正；第六步，修正后更新全电路的时序信息，如果保持时间未收敛，则重新提取保持时间违反的关键路径，重复所述第一步～第五步修正保持时间违反，直至保持时间收敛。