[发明专利]一种集成电路测试系统数字通道信号对齐方法及装置

摘要

本发明公开了一种集成电路测试系统数字通道信号对齐方法及装置，是通过一个弹簧针探板和时间偏差补偿器实现的，多个集成电路的待测数字通道输出被引到探板上，待测数字通道输入一个时钟；所述对齐方法包括确定待测数字通道输出信号时间偏差步骤和时间偏差补偿输出步骤；本发明使用最少的器件解决了集成电路测试数字通道信号对齐，与传统的测试电路相比，具有测试自动化程度高，故障率少，克服了分布参数相互影响的问题，易于控制，测量精度高。

主权项

一种集成电路测试系统数字通道信号对齐方法，是通过一个弹簧针探板和时间偏差补偿器实现的，多个集成电路的待测数字通道输出被引到探板上，待测数字通道输出一个时钟；其特征在于，所述对齐方法包括确定待测数字通道输出信号时间偏差步骤和时间偏差补偿输出步骤；所述确定待测数字通道输出信号时间偏差步骤是：第一步：选择任意一个待测数字通道为基准通道，将基准通道的输出用一个同轴电缆引到一个时间差测量装置的输入端A，使用一个可移动探针通过另一个同轴电缆连接在时间差测量装置的另一输入端B；第二步：使用一个三轴驱动装置将可移动探针逐一移动到探板上其它待测数字通道输出点，记录每一个待测数字通道输出与基准通道输出时间偏移量，记录待测数字通道编号和所对应的输出时间偏移量；所述时间偏差补偿输出步骤是：第一步：将时间偏移量低于基准时间的最大偏移量点对应的数字通道作为时间对齐点，计算出其它数字通道相对于该时间对齐点的时间偏移量，再根据时间偏差补偿器的最小延时单元的延时时间计算出其它数字通道需要经过多少个最小延时单元才能与时间对齐点对齐，并将计算所得延迟单元数量存入一个存储器；第二步：将每一个待测数字通道输出连接到时间偏差补偿器电路的输入，将时间偏差补偿器电路的输出作为待测数字通道的最终被测输出；第三步：时间偏差补偿器针对待测数字通道首先读取存储器中相对应的延时单元数量N，待测数字通道经N个最小延时单元后输出，实现消除该数字通道输出信号与时间对齐点的时间偏移量，依次类推最终实现各数字通道时间对齐。