[发明专利]FinFET沟道的形成方法及其结构有效
| 申请号： | 201510450604.0 | 申请日： | 2015-07-28 |
| 公开（公告）号： | CN105977144B | 公开（公告）日： | 2019-01-08 |
| 发明（设计）人： | 王志豪;蔡庆威;江国诚;廖忠志;连万益 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/265 | 分类号： | H01L21/265;H01L29/10;H01L21/336;H01L29/78 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于制造具有基本未掺杂的沟道区域的半导体器件的方法，包括：实施至衬底内的离子注入；在衬底上方沉积第一外延层；以及在第一外延层上方沉积第二外延层。在各个实例中，形成从衬底延伸的多个鳍。多个鳍中的每个都包括离子注入的衬底的部分、第一外延层的部分和第二外延层的部分。在一些实施例中，多个鳍中的每个的第二外延层的部分包括未掺杂的沟道区域。在各个实施例中，氧化多个鳍中的每个的第一外延层的部分。本发明实施例涉及FinFET沟道的形成方法及其结构。 | ||
| 搜索关键词： | finfet 沟道 形成 方法 及其 结构 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：实施至衬底内的离子注入；在实施所述离子注入之后，在所述衬底上方沉积第一外延层，并且在所述第一外延层上方沉积第二外延层；形成从所述衬底延伸的多个鳍和设置在所述多个鳍之间的沟槽，其中，所述多个鳍中的每个都包括离子注入的衬底的部分、所述第一外延层的部分和所述第二外延层的部分，并且其中，所述多个鳍中的每个的所述第二外延层的部分都包括未掺杂的沟道区域；以及在填充设置在所述多个鳍之间的所述沟槽之前，氧化所述多个鳍中的每个的所述第一外延层的部分和所述多个鳍中的每个的所述第二外延层的部分的侧壁，并且去除所述第二外延层的部分的氧化的侧壁。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510450604.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
