[发明专利]基于FPGA的接口信号重映射方法有效
| 申请号： | 201510455979.6 | 申请日： | 2015-07-29 |
| 公开（公告）号： | CN105117360B | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 张坚;姜群兴;王晓凯 | 申请（专利权）人： | 国核自仪系统工程有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 上海申汇专利代理有限公司 31001 | 代理人： | 俞宗耀;朱逸 |
| 地址： | 200241 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于FPGA的接口信号重映射方法，涉及核电系统技术领域，所解决的是现有方法可靠性、可读性及可调试性差的技术问题。该方法将FPGA芯片的内部可编程逻辑分为两个独立模块，其中的一个模块为IO模块，另一个模块为Core模块，利用IO模块处理FPGA芯片外部信号输入输出FPGA芯片内部所面临的信号偏移，及线路复用所导致的信号冲突，数据传输过程中的亚稳态，异步时钟域之间的数据传输错误；利用Core模块进行逻辑处理及计算；并将FPGA芯片外部的主时钟信号通过FPGA芯片的全局时钟引脚引入FPGA芯片。本发明提供的方法，适用于核电保护系统平台。 | ||
| 搜索关键词： | 基于 fpga 接口 信号 映射 方法 | ||
【主权项】：
1.一种基于FPGA的接口信号重映射方法，其特征在于：将FPGA芯片的内部可编程逻辑分为两个独立模块，其中的一个模块为IO模块，另一个模块为Core模块，利用IO模块处理FPGA芯片外部信号输入输出FPGA芯片内部所面临的信号偏移，及线路复用所导致的信号冲突，数据传输过程中的亚稳态，异步时钟域之间的数据传输错误；利用Core模块进行逻辑处理及计算；并将FPGA芯片外部的主时钟信号通过FPGA芯片的全局时钟引脚引入FPGA芯片；其中，IO模块中包含有三态门电路、异步FIFO；Core模块通过IO模块中的三态门电路与外部器件进行双向数据信号传输；FPGA芯片外部的异步时钟域数据信号通过IO模块中的异步FIFO缓冲后输入Core模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国核自仪系统工程有限公司，未经国核自仪系统工程有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510455979.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种活动防护门窗锁具
- 下一篇：帐篷及其屋檐杆的安装结构
