[发明专利]3D隧穿浮栅存储器的结构及制造方法

摘要

本发明公开了一种3D隧穿浮栅存储器，其结构左右对称，每个存储单元由2个存储管和1个选择管构成，2个存储管分别对称地位于选择管的两侧，存储管和选择管之间用氧化层隔离，每个存储管包括隧穿氧化层、浮栅、高压氧化层、隔离氧化层和控制栅。本发明还公开了上述3D隧穿浮栅存储器的制造方法。本发明通过改进3D隧穿浮栅存储器的结构，大大减少了存储阵列的面积，如果用0.13μm节点的设计规则，每位存储单元的面积可以做到0.13平方微米左右。

主权项

3D隧穿浮栅存储器的制造方法，该存储器结构左右对称，每个存储单元由2个存储管和1个选择管构成，2个存储管分别对称地位于选择管的两侧，存储管和选择管之间用氧化层隔离，每个存储管包括隧穿氧化层、浮栅、高压氧化层、隔离氧化层和控制栅；其特征在于，步骤包括：1)在衬底上生长氧化层，作为遂穿氧化层，再在氧化层上淀积的氮化硅层；2)第一次沟槽刻蚀，刻蚀深度为3)在沟槽表面生长厚度为的存储管高压氧化层；4)湿法刻蚀掉氮化硅，淀积厚度为的浮栅，刻蚀去除沟槽底部和氮化硅顶部的浮栅；5)湿法刻蚀掉沟槽底部的存储管高压氧化层，在沟槽底部和浮栅上生长厚度为的第一隔离氧化层；6)淀积厚度为的控制栅，并进行化学研磨抛光；7)第二次沟槽刻蚀，刻蚀深度8)氧化层生长以及高密度等离子体化学气相淀积，氧化层化学研磨抛光；9)刻蚀控制栅；10)湿法去除氮化硅；11)湿法刻蚀氧化层，生长的第二隔离氧化层；12)淀积厚度的选择管多晶硅栅并刻蚀；13)源漏注入；上述步骤2)～6)、9)、11)～13)在形成器件的方向进行；步骤7)、8)在形成相邻两个存储器件隔离的方向进行。