[发明专利]时间交织Pipeline‑SAR型ADC电路

摘要

本发明提供了一种时间交织Pipeline‑SAR型ADC电路。该时间交织Pipeline‑SAR型ADC电路通过两通道间共享比较器来减小两通道之间失调电压的失配；另外，通过共享比较器的方式减少了电路所需要的硬件资源和时钟信号驱动电路，进而降低了系统的功耗和面积。

主权项

一种时间交织Pipeline‑SAR型ADC电路，其特征在于，包括两个相同的通道，两个通道间以二分之一的采样速率进行交替流水工作，两个通道输出的结果由二选一选择器(Mux)选择输出，进而得到模数转换结果；其中，两个通道共享比较器；每个通道又分为一个第一级的M位的粗量化ADC和一个第二级的(N‑M+1)位的精量化ADC；其中，第一通道的粗量化ADC和第二通道的粗量化ADC复用第一共享比较器(CM1)；第一通道的精量化ADC和第二通道的精量化ADC复用第二共享比较器(CM2)；所述第一通道和第二通道中，粗量化ADC包括：M位的电容阵列(M‑bit CDAC)，其输入端通过采样开关输入待转换的模拟信号；控制逻辑(SAR Controller)，其输入端连接至第一共享比较器(CM1)的输出端，其第一输出端将粗量化后的数字信号输出，其第二输出端向所述M位的电容阵列反馈控制逻辑；其中，第一通道中M位的电容阵列的输出端通过第一组开关(S1)连接至第一共享比较器(CM1)的输入端；第二通道中M位的电容阵列的输出端通过第二组开关(S2)连接至第一共享比较器(CM1)的输入端。