[发明专利]一种LVDS接口和DSI接口复用电路

摘要

本发明公开了一种低压差分信号LVDS接口和显示差分DSI接口复用电路，以解决由于LVDS接口和DSI接口不能够复用而导致的接口资源浪费问题。该电路包括：数据时钟选择电路、数据时钟同步电路、模式控制电路、数据转换电路和驱动电路；其中，数据时钟选择电路选择当前的接口模式，接收外部输入的数据信号和时钟信号并提供给数据时钟同步电路，数据时钟同步电路对数据信号和时钟信号进行同步，并将同步后的数据信号和时钟信号提供给数据转换电路；数据转换电路将同步后的数据信号从并行转换为串行，并输出差分数据信号给驱动电路；驱动电路利用差分数据信号控制输出信号的范围，从而实现LVDS接口和DSI接口的复用，降低资源浪费。

主权项

1.一种低压差分信号LVDS接口和显示差分DSI接口复用电路，其特征在于，包括：数据时钟选择电路、数据时钟同步电路、模式控制电路、数据转换电路和驱动电路；其中，所述数据时钟选择电路，与所述模式控制电路和所述数据时钟同步电路相连接，用于在所述模式控制电路的模式控制下选择当前的接口模式，接收外部输入的数据信号和时钟信号并提供给所述数据时钟同步电路；所述数据时钟同步电路，与所述模式控制电路相连接和所述数据转换电路相连接，用于在所述模式控制电路的模式控制下对所述数据信号和时钟信号进行同步，并将同步后的数据信号和时钟信号提供给所述数据转换电路；所述数据转换电路，与所述模式控制电路和所述驱动电路相连接，用于在所述模式控制电路的模式控制下将同步后的数据信号从并行转换为串行，并输出差分数据信号给所述驱动电路；所述驱动电路，与所述模式控制电路相连接，用于在所述模式控制电路的模式控制下利用所述差分数据信号控制输出的差分信号的幅度范围和共模范围；所述驱动电路包括第一电路、阻抗控制电路、第一开关组和第二电路；所述第一电路，与所述模式控制电路和所述第一开关组相连接，用于在所述模式控制电路的模式控制下向所述第一开关组输出相应模式的电流；所述第一开关组，与所述数据转换电路相连接，用于在所述差分数据信号的控制下接收所述第一电路输出的电流并输出给所述第二电路；所述第二电路，与所述第一开关组和所述阻抗控制电路相连接，用于接收所述第一电路输出的电流，在所述阻抗控制电路的控制下对所述电流进行分流以输出相应的差分信号；所述第二电路包括第一可变电阻、第二可变电阻和第一电阻，所述第一开关组包括第一开关和第二开关；所述第一电阻的第一端与所述第一可变电阻的第一端、所述第一开关连接作为所述差分信号的负输出端，所述第一电阻的第二端与所述第二可变电阻的第一端、所述第二开关连接作为所述差分信号的正输出端，所述第一可变电阻的第二端和所述第二可变电阻的第二端均与源极地电源连接；所述阻抗控制电路分别与所述第一可变电阻的第三端和所述第二可变电阻的第三端连接，用于控制所述第一可变电阻和所述第二可变电阻的阻值大小使第二电路输出相应的差分信号。