[发明专利]高电源电压下抑制位线负电压的电路及方法

摘要

本发明涉及电子技术领域，具体涉及高电源电压下抑制位线负电压的电路，包括，N个SRAM存储单元，每一SRAM存储单元连接一第一位线和一第二位线及一相应的字线，于其中一字线被选中时，对相应的SRAM存储单元进行写操作；检测单元，用以检测每个SRAM存储单元的电源电压，并依据电源电压的变化产生调整信号；控制单元，连接检测单元，用以受调整信号的调整以在电源电压超过一阈值时，使第一位线或者第二位线上耦合得到的负电压接地。本发明通过调整使得电源电压升高时，第一位线或者第二位线上耦合得到的负电压接地，以避免位线通路上MOS晶体管的栅氧化层的损伤，实现高电压时位线负电压的抑制，电路简单并且节省电路面积。

主权项

1.一种高电源电压下抑制位线负电压的电路，其特征在于，包括，N个SRAM存储单元，每一所述SRAM存储单元连接一第一位线和一第二位线及一相应的字线，于其中一所述字线被选中时，对相应的所述SRAM存储单元进行写操作；检测单元，用以检测每个所述SRAM存储单元的电源电压，并依据所述电源电压的变化产生调整信号；控制单元，连接所述检测单元，用以受所述调整信号的调整以在所述电源电压超过一阈值时，使所述第一位线或者所述第二位线上耦合得到的负电压接地；所述控制单元包括，第一逻辑单元，对一输入端信号的反相信号和一第一外部信号进行逻辑运算并延时第一设定时间后得到第一信号，所述第一信号通过一第一耦合电容与所述第一位线耦接，于第一设定条件下在所述第一位线上耦合产生一负电压；第二逻辑单元，对所述第一外部信号和所述输入端信号进行逻辑运算并延时第一设定时间后得到第二信号，所述第二信号通过一第二耦合电容与所述第二位线耦接，于第二设定条件下在所述第二位线上耦合产生一负电压；所述第一位线通过一由所述输入端信号、所述第一外部信号及一第二外部信号进行逻辑运算并延时第二设定时间后得到的第一写使能信号控制下导通或断开与地电压的连接；所述第二位线通过一由所述输入端信号的反相信号、所述第一外部信号及所述第二外部信号进行逻辑运算并延时第二设定时间后得到的第二写使能信号控制下导通或断开与地电压的连接；所述第一设定时间和所述第二设定时间受所述调整信号的调整于所述电源电压低于所述阈值时，所述第一设定时间大于所述第二设定时间；于所述电源电压高于所述阈值时，所述第一设定时间小于所述第二设定时间。