[发明专利]一种CPU利用率控制方法及装置有效
| 申请号： | 201510476044.6 | 申请日： | 2015-08-05 |
| 公开（公告）号： | CN105159763B | 公开（公告）日： | 2018-08-07 |
| 发明（设计）人： | 郭瑞;乔强国 | 申请（专利权）人： | 瑞斯康达科技发展股份有限公司 |
| 主分类号： | G06F9/48 | 分类号： | G06F9/48 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 刘醒晗 |
| 地址： | 100085 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种CPU利用率控制方法和装置，该方法包括：探测CPU的利用率；判断所述CPU的利用率是否大于或等于第一阈值；若是，则根据控制数据包的优先级确定需要加大流量抑制的控制数据包缓存队列，并提高向所述需要加大流量抑制的控制数据包缓存队列发送抑制数据包的速率。本发明用以结合CPU当前的利用率，采用抑制数据包挤占控制数据包的方式，实现对CPU利用率的有效控制。 | ||
| 搜索关键词： | 一种 cpu 利用率 控制 方法 装置 | ||
【主权项】：
1.一种CPU利用率控制方法，其特征在于，包括：探测中央处理器CPU的利用率；判断所述CPU的利用率是否大于或等于第一阈值；若是，则根据控制数据包的优先级确定需要加大流量抑制的控制数据包缓存队列，并提高向所述需要加大流量抑制的控制数据包缓存队列发送抑制数据包的速率；其中，所述控制数据包中承载控制信息，通过分组芯片转发给CPU，所述分组芯片中包括N个控制数据包缓存队列，N为大于1的整数，一个控制数据包缓存队列中的抑制数据包的优先级高于该缓存队列中的控制数据包的优先级，一个控制数据包缓存队列中的抑制数据包在从所在的控制数据包缓存队列出队后被丢弃，一个控制数据包缓存队列中的控制数据包被转发给所述CPU。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞斯康达科技发展股份有限公司，未经瑞斯康达科技发展股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510476044.6/，转载请声明来源钻瓜专利网。
