[发明专利]CPU告警电路及告警方法

摘要

本发明公开了一种CPU告警电路及告警方法，属于CPU电路设计领域。所述方法包括：通过将每个CPU的告警信号管脚与逻辑器件相连，逻辑器件接收CPU的故障告警信号，逻辑器件检测该CPU的故障告警信号的类型，若故障告警信号为不可修复类型，则逻辑器件向同一硬分区的所有CPU发送不可修复类型的故障告警信号；若故障告警信号为可修复类型，则逻辑器件向同一硬分区的所有CPU发送可修复的故障告警信号，触发其它CPU进行故障修复；解决了在现有技术中将多个CPU连接在同一告警总线上的电路设计复杂的问题；达到了电路设计简易，而且能够通过逻辑器件准确定位出发生故障的CPU的效果。

主权项

1.一种CPU告警电路，其特征在于，用于多路服务器中，所述电路包括：N个通过互联芯片相连的CPU，每个所述CPU包括各自的告警信号管脚，N为4的幂；逻辑器件；其中，逻辑器件为至少两个，所述CPU为至少四个；每个所述逻辑器件与至少两个CPU的所述告警信号管脚分别相连，每个所述CPU的所述告警信号管脚与一个所述逻辑器件相连；所述CPU告警电路还包括：系统管理单元SMU；所述SMU存储有硬分区信息；所述硬分区信息用于指示至少两个硬分区，每个所述硬分区包括至少一个所述逻辑器件，和与所述逻辑器件相连的所述CPU；每个所述硬分区中还包括基板管理控制器BMC；所述BMC与属于同一个所述硬分区中的所述逻辑器件相连；所述SMU还与每个所述硬分区中的所述逻辑器件相连；其中，所述逻辑器件用于接收所述CPU的故障告警信号；检测所述CPU的故障告警信号的类型；若所述故障告警信号的类型为不可修复类型，则所述逻辑器件向与所述CPU处于同一硬分区的所有CPU发送所述不可修复类型的故障告警信号；若所述故障告警信号的类型为可修复类型，则所述逻辑器件向与所述CPU处于同一硬分区的所有CPU发送所述可修复类型的故障告警信号，所述可修复类型的故障告警信号用于触发其它CPU启动可服务性RAS流程进行故障修复；其中，所述BMC用于提供图形用户界面，在提供的图形用户界面中显示发生故障的CPU；其中，所述发生故障的CPU是通过读取所述逻辑器件中的寄存器确定的。