[发明专利]具有包裹环绕的硅化物的FinFET及其形成方法有效
| 申请号： | 201510492749.7 | 申请日： | 2015-08-12 |
| 公开（公告）号： | CN105895693B | 公开（公告）日： | 2019-07-16 |
| 发明（设计）人： | 江国诚;蔡庆威;刘继文;王志豪;梁英強 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/417;H01L21/28;H01L21/336 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种器件包括：延伸至半导体衬底内的隔离区，其中，位于隔离区的相对部分之间的衬底带具有第一宽度。源极/漏极区具有覆盖衬底带的部分，其中，源极/漏极区的上部具有比第一宽度更大的第二宽度。源极/漏极区的上部具有基本垂直侧壁。源极/漏极硅化物区具有接触源极/漏极区的垂直侧壁的内侧壁。本发明实施例涉及具有包裹环绕的硅化物的FinFET及其形成方法。 | ||
| 搜索关键词： | 具有 包裹 环绕 硅化物 finfet 及其 形成 方法 | ||
【主权项】：
1.一种半导体器件，包括：隔离区，延伸至半导体衬底内，其中，位于所述隔离区的相对部分之间的衬底带具有第一宽度；源极/漏极区，具有覆盖所述衬底带的部分，其中，所述源极/漏极区的上部具有比所述第一宽度更大的第二宽度，并且所述源极/漏极区的上部具有垂直侧壁；以及源极/漏极硅化物区，具有接触所述源极/漏极区的所述垂直侧壁的内侧壁；介电蚀刻停止层，包括：水平部分，具有接触所述隔离区的顶面的底面；以及垂直部分，包括连接至所述水平部分的一端的底端，其中，所述源极/漏极区的侧壁接触所述介电蚀刻停止层的所述垂直部分的内侧壁。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510492749.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种新型晶闸管触发板
- 下一篇：一种用于破玻逃生装置的保险结构
- 同类专利
- 专利分类
