[发明专利]一种伪随机信号产生方法

摘要

本发明公开了一种伪随机信号产生方法，对两组以上伪随机数发生器进行运算，产生长序列周期高速伪随机数的方法；其中一个伪随机数的产生基于并行结构最长线性反馈移位寄存器电路；另外一组伪随机数的产生基于常规结构最长线性反馈移位寄存器电路，要求参与运算的每个伪随机数发生器产生的伪随机数互不相关。本发明能实时产生有多个数据位的均匀分布伪随机数，也能产生其它分布的伪随机数，还能产生宽频带的数字白噪声信号，其均值、方差等参数可调节。

主权项

一种伪随机信号产生方法，其特征在于：如果基于并行结构最长线性反馈移位寄存器的N_a位伪随机数发生器A，生成了m位的均匀分布伪随机数，记为A[k]，以二进制表示为A_m‑1[k]A_m‑2[k]．．．A₁[k]A₀[k]；基于传统结构的N_b[0]位最长线性反馈移位寄存器的伪随机数发生器B₀，生成了一位的均匀分布伪随机数，记为B₀[k]；基于传统结构的N_b[1]位最长线性反馈移位寄存器的伪随机数发生器B₁，生成了一位的均匀分布伪随机数，记为B₁[k]；依次类推；基于传统结构的N_b[m‑2]位最长线性反馈移位寄存器的伪随机数发生器B_m‑2，生成了一位的均匀分布伪随机数，记为B_m‑2[k]；基于传统结构的N_b[m‑1]位最长线性反馈移位寄存器的伪随机数发生器B_m‑1，生成了一位的均匀分布伪随机数，记为B_m‑1[k]；要求伪随机数发生器B₀生成的伪随机数B₀[k]与 A₀[k]不相关；要求伪随机数发生器B₁生成的伪随机数B₁[k]与 A₁[k]不相关；依次类推；要求伪随机数发生器B_m‑2生成的伪随机数B_m‑2[k]与 A_m‑2[k]不相关；要求伪随机数发生器B_m‑1生成的伪随机数B_m‑1[k]与 A_m‑1[k]不相关；要求B组伪随机数发生器中的任意两个之间互不相关；m位的伪随机数B_m‑1[k]B_m‑2[k]．．．B₁[k]B₀[k]经过一个二选一开关电路后与伪随机数A_m‑1[k]A_m‑2[k]．．．A₁[k]A₀[k]进行按位异或操作，生成m位的伪随机数D[k]；该开关电路共有m个二选一开管，当一个开关处于开状态时，选择B_i[k]位输出，即该位参与异或运算，当一个开关处于关状态时，选择0输出，即该位不参与异或运算；由于伪随机数发生器A与伪随机数发生器B_i之间互不相关，生成的伪随机数D_m‑1[k]D_m‑2[k]．．．D₁[k]D₀[k]中的每一位是均匀分布的，因此D[k]是m位均匀分布伪随机数；当m为偶数时，伪随机数发生器A的序列周期为2^Na‑1；伪随机数发生器B₀的序列周期为2^Nb[0]‑1，伪随机数发生器B₁的序列周期为2^Nb[1]‑1，依次类推，伪随机数发生器B_m‑2的序列周期为2^Nb[m‑2]‑1，伪随机数发生器B_m‑1的序列周期为2^Nb[m‑1]‑1；当B[k]中的每一位都参与异或运算时，伪随机数D[k]的D₀[k]位的序列周期为伪随机数发生器A与B₀的序列周期的最小公倍数，伪随机数D[k]的D₁[k]位的序列周期为伪随机数发生器A与B₁的序列周期的最小公倍数，依次类推，伪随机数D[k]的D_m‑2[k]位的序列周期为伪随机数发生器A与B_m‑2的序列周期的最小公倍数，伪随机数D[k]的D_m‑1[k]位的序列周期为伪随机数发生器A与B_m‑1的序列周期的最小公倍数；伪随机数D[k]的序列周期为伪随机数发生器A与B组所有伪随机数发生器序列周期的最小公倍数；因此伪随机数D[k]的序列周期得到了极大扩展。