[发明专利]一种混合型三维片上网络

摘要

本发明实施例公开了一种混合型三维片上网络，包括：在垂直方向上进行堆叠的多个水平子层；其中，每个水平子层中的水平路由单元保持相同的拓扑结构；连接所述多个水平子层中位于同一竖直线上的水平路由单元的垂直总线；其中，所述垂直总线的数量与所述每个水平子层中的水平路由单元的数量相对应；控制所述垂直总线占用权的垂直总线控制器，通过将多个水平子层在垂直方向上堆叠，形成三维片上网络，增加了垂直方向的互连，缩短了芯片内部的全局互连长度，提高了芯片内部带宽，降低了数据传输的延迟与功耗。

主权项

1.一种混合型三维片上网络，其特征在于，包括：在垂直方向上进行堆叠的多个水平子层；其中，每个水平子层中的水平路由单元保持相同的拓扑结构；其中，所述拓扑结构为Spidergon拓扑结构；连接所述多个水平子层中位于同一竖直线上的水平路由单元的垂直总线；其中，所述垂直总线的数量与所述每个水平子层中的水平路由单元的数量相对应；控制所述垂直总线占用权的垂直总线控制器；所述垂直总线控制器包括：用于存储位于同一竖直线上的水平路由单元发送的垂直总线占用请求信息的状态同步寄存器；与所述状态同步寄存器相连，用于确认与所述位于同一竖直线上的水平路由单元相对应的垂直总线的占用信息的占用状态寄存器；用于存储水平路由单元地址信息的本地地址存储器；与所述本地地址存储器相连的第一比较器；与所述本地地址存储器和所述占用状态寄存器相连的第二比较器；其中，所述水平路由单元包括：顺时针端口、逆时针端口、对面方向端口、垂直总线端口和本地端口；所述垂直总线端口，包括：与所述第一比较器相连，用于控制所述水平路由单元接收数据的接收组件；述接收组件为与垂直总线相连的第一三态驱动电路；与所述第二比较器相连，用于控制所述水平路由单元发送数据的发送组件；所述发送组件为与垂直总线相连的第二三态驱动电路；所述状态同步寄存器设置N‑1个输入端口和1个输出端口；其中N为整数。