[发明专利]垂直除气通道有效
| 申请号： | 201510504926.9 | 申请日： | 2009-01-14 |
| 公开（公告）号： | CN105161429B | 公开（公告）日： | 2018-06-05 |
| 发明（设计）人： | 梁迪 | 申请（专利权）人： | 加利福尼亚大学董事会 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/762;H01L21/02;H01L21/324 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 章蕾 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及垂直除气通道。将InP外延材料直接接合到绝缘体上硅(SOI)晶片上，所述晶片在接合表面与绝缘体(掩埋氧化物或BOX)层之间具有垂直除气通道(VOC)。接近所述接合表面的H2O及其它分子迁移到最靠近的VOC且通过与桥接氧离子组合并形成稳定非桥接羟基基团对(Si‑OH)而快速淬灭于掩埋氧化物(BOX)层中。针对各种装置想象出各种通道大小及间距。 | ||
| 搜索关键词： | 除气通道 掩埋氧化物 接合表面 垂直 晶片 桥接 绝缘体 绝缘体上硅 分子迁移 外延材料 直接接合 羟基基团 氧离子 淬灭 申请 | ||
【主权项】：
一种晶片接合的装置，其包含：衬底晶片，其具有掩埋氧化物层及接合层，所述接合层具有在垂直除气通道VOC区域内的多个除气通道，每一通道耦合于所述接合层的接合表面与所述掩埋氧化物层之间，其中每一除气通道处于深度方向上并界定闭合腔，其中所述多个除气通道经定尺寸和设置以使得在晶片接合期间生成的气体副产物穿过所述多个除气通道并且扩散进入所述掩埋氧化物层，且其中所述多个除气通道形成为界定具有一致间距的阵列，且所述间距在50微米至400微米之间的范围内；及第二晶片，其在接合界面处接合到所述接合层的所述接合表面；其中所述接合界面的特征在于具有等于或小于1500cm‑2的空洞密度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于加利福尼亚大学董事会，未经加利福尼亚大学董事会许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510504926.9/，转载请声明来源钻瓜专利网。
- 上一篇：扇出型晶圆级封装方法
- 下一篇：一种防止硅表面金属污染的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
