[发明专利]应用于FPGA的SEU故障容错技术在审
| 申请号： | 201510508886.5 | 申请日： | 2015-08-19 |
| 公开（公告）号： | CN106469096A | 公开（公告）日： | 2017-03-01 |
| 发明（设计）人： | 汪鹏 | 申请（专利权）人： | 汪鹏 |
| 主分类号： | G06F11/00 | 分类号： | G06F11/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610054 四川省成都市成华区*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种FPGA的SEU故障容错设计。将可重构技术的思想用在FPGA中SEU故障的容错上，来提高系统运行的可靠性。可重构区域A实现逻辑功能的切换通过动态的加载配置文件A1.bit或者A2.bit来实现。 | ||
| 搜索关键词： | 应用于 fpga seu 故障 容错 技术 | ||
【主权项】：
一种FPGA的SEU故障容错技术，其特征包括：FPGA底层结构、多路选择器的不同使用方法、动态可重构原理、SEU修复方法；通过该设计，能自由快速的对FPGA进行故障容错。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于汪鹏，未经汪鹏许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510508886.5/，转载请声明来源钻瓜专利网。
