[发明专利]锁存电路及包括其的锁存电路阵列有效

专利信息
申请号: 201510509466.9 申请日: 2015-08-18
公开(公告)号: CN105679353B 公开(公告)日: 2020-12-08
发明(设计)人: 金昌铉;李贤揆 申请(专利权)人: 爱思开海力士有限公司
主分类号: G11C5/02 分类号: G11C5/02
代理公司: 北京弘权知识产权代理事务所(普通合伙) 11363 代理人: 俞波;许伟群
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种锁存电路可以包括:第一储存节点到第四储存节点;第一晶体管对到第四晶体管对,每个晶体管对包括通过第一储存节点到第四储存节点中的对应的一个串联连接的PMOS晶体管和NMOS晶体管,其中,第一储存节点到第四储存节点中的每个连接到前一级中的晶体管对的NMOS晶体管的栅极以及后一级中的晶体管对的PMOS晶体管的栅极;第一连接单元,其适用于当执行读取操作和写入操作时将数据总线与第一储存节点到第四储存节点中的第K储存节点相连接,其中,K是1以上且4以下的整数;以及第二连接单元,其适用于当执行写入操作时将数据总线与第一储存节点到第四储存节点中除了第K储存节点之外的一个或更多个相连接。
搜索关键词: 电路 包括 阵列
【主权项】:
一种锁存电路,包括:第一储存节点到第四储存节点;第一晶体管对到第四晶体管对,每个晶体管对包括通过第一储存节点到第四储存节点中的对应的一个而串联连接的PMOS晶体管和NMOS晶体管,其中,第一储存节点到第四储存节点中的每个连接到前一级中的晶体管对的NMOS晶体管的栅极以及后一级中的晶体管对的PMOS晶体管的栅极;第一连接单元,其适用于当执行读取操作和写入操作时将数据总线与第一储存节点到第四储存节点中的第K储存节点电连接,其中,K是1以上且4以下的整数;以及一个或更多个第二连接单元,其适用于当执行写入操作时将数据总线与第一储存节点到第四储存节点中除了第K储存节点之外的一个或更多个电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510509466.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top