[发明专利]固态硬盘用mSATA转Type‑C的转接装置及电路

摘要

本发明涉及固态硬盘用mSATA转Type‑C的转接装置及电路，包括Type‑C接口、PCB电路板和转接头，Type‑C接口、转接头均焊接在PCB电路板上，转接头通过PCB电路板上的线路与Type‑C接口实现转接。转接头为mSATA转接头。固态硬盘用mSATA转Type‑C的转接装置的电路，包括主控芯片控制电路、C接口讯号切换控制电路、USB接口、大电流输出电源控制电路、升级固件和存储固件控制电路。本发明具有结构设计合理、生产制造成本低和体积小等优点，制成固态硬盘后可方便携带，同时提高了读写与传输速度，提高了效率，采用了串行SPIFLASH，适用于不同容量的固态硬盘。

主权项

固态硬盘用mSATA转Type‑C的转接装置的电路，其特征在于：所述固态硬盘用mSATA转Type‑C的转接装置包括Type‑C接口(1)、PCB电路板(2)和转接头(3)，所述Type‑C接口(1)、转接头(3)均焊接在PCB电路板(2)上，所述转接头(3)通过PCB电路板(2)上的线路与Type‑C接口(1)实现转接；所述转接头(3)为mSATA转接头；所述Type‑C接口(1)的插接方向与mSATA转接头的插接方向垂直；所述电路包括主控芯片控制电路、C接口讯号切换控制电路(20)、USB接口(21)、大电流输出电源控制电路(22)、升级固件和存储固件控制电路(23)，所述USB接口(21)与C接口讯号切换控制电路(20)相连，所述C接口讯号切换控制电路(20)、USB接口(21)、大电流输出电源控制电路(22)、升级固件和存储固件控制电路(23)分别与主控芯片控制电路相连以实现mSATA转Type‑C；所述主控芯片控制电路包括芯片一(24)、第一模块(4)、第二模块(5)、第三模块(6)、第四模块(7)、第五模块(8)、第六模块(9)、第七模块(10)、第八模块(11)、第九模块(12)、第十模块(13)、第十一模块(14)、第十二模块(15)、第十三模块(16)、第十四模块(17)、第十五模块(18)，所述第一模块(4)、第二模块(5)、第三模块(6)、第四模块(7)、第五模块(8)、第七模块(10)、第八模块(11)、第十模块(13)、第十一模块(14)、第十三模块(16)、第十四模块(17)、第十五模块(18)分别与芯片一(24)相连；所述第十五模块(18)包括第十八电容(C18)，所述第十八电容(C18)的1脚连接有+3.3V电源接口，所述第十八电容(C18)的1脚与所述芯片一(24)的1脚相连，所述第十八电容(C18)的2脚与芯片一(24)的47脚并接后接电源地；所述芯片一(24)的2脚、3脚、5脚、6脚分别与升级固件和存储固件控制电路(23)相连，所述芯片一(24)的4脚与+3.3V电源接口相连，所述芯片一(24)的7脚连接有+1.2V电源接口，所述芯片一(24)的8脚、35脚、37脚、42脚分别与第八模块(11)相连，所述芯片一(24)的9脚与第二模块(5)相连，所述第二模块(5)与+3.3V电源接口相连，所述芯片一(24)的10脚与第十三模块(16)相连，所述第十三模块(16)连接有+5V电源接口，所述芯片一(24) 的11脚串接有第二十二电容(C22)后接地，所述芯片一(24)的11脚与+5V电源接口相连，所述芯片一(24)的12脚串接有第二十三电容(C23)后接地，所述芯片一(24)的12脚与+3.3V电源接口相连，所述芯片一(24)的13脚与+1.2V电源接口相连，所述芯片一(24)的14脚串接有第二十五电容(C25)后接地，所述芯片一(24)的14脚与+3.3V电源接口相连，所述芯片一(24)的15脚、16脚、19脚、20脚、22脚、23脚分别与第十模块(13)相连后接入到C接口讯号切换控制电路(20)、USB接口(21)上，所述芯片一(24)的19脚、20脚分别与第十一模块(14)相连后接入到第十二模块(15)上，所述芯片一(24)的22脚、23脚分别与第十二模块(15)相连，所述芯片一(24)的21脚接地，所述芯片一(24)的24脚串接有第二十七电容后接地，所述芯片一(24)的24脚与+1.2V电源接口相连，所述芯片一(24)的25脚、26脚分别与第四模块(7)相连，所述芯片一(24)的27脚串接有第二十四电容(C24)后接地，所述芯片一(24)的27脚与+3.3V电源接口相连，所述芯片一(24)的28脚、36脚并接后与+1.2V电源接口相连，所述芯片一(24)的29脚、30脚、21脚、33脚分别与第七模块(10)相连，所述芯片一(24)的31脚接地，所述芯片一(24)的34脚接与+3.3V电源接口相连，所述芯片一(24)的35脚与第八模块(11)相连，所述芯片一(24)的38脚与第三模块(6)相连，所述第三模块(6)与+3.3V电源接口相连，所述芯片一(24)的39脚与第一模块(4)相连后接入到+3.3V电源接口上，所述芯片一(24)的46脚与第一模块(4)相连后接入到+1.2V电源接口上，所述芯片一(24)的47脚串接有第四电阻(R4)后接地，所述芯片一(24)的48脚与第十四模块(17)相连，所述第十四模块(17)接入到+1.2V电源接口上，所述芯片一(24)的49脚接地；所述第一模块(4)包括第一电容(C1)、第五电容(C5)、第六电容(C6)、第十电容(C10)、第十一电容(C11)、第十二电容(C12)、第二电容(C2)、第三电容(C3)、第七电容(C7)、第八电容(C8)、第十三电容(C13)，所述第一电容(C1)的1脚、第五电容(C5)的1脚、第六电容(C6)的1脚、第十电容(C10)的1脚、第十一电容(C11)的1脚、第十二电容(C12)的1脚并接后与+1.2V电源接口相连，所述第一电容(C1)的2脚、第五电容(C5)的2脚、第六电容(C6)的2脚、第十电容(C10)的2脚、第十一电容(C11)的2脚、第十二电容(C12) 的2脚并接后接地，所述第二电容(C2)的1脚、第三电容(C3)的1脚、第七电容(C7)的1脚、第八电容(C8)的1脚、第十三电容(C13)的1脚并接后接入到+3.3V电源接口上，所述第二电容(C2)的2脚、第三电容(C3)的2脚、第七电容(C7)的2脚、第八电容(C8)的2脚、第十三电容(C13)的2脚并接后接地；所述第二模块(5)包括第一电阻(R1)和发光二极管(LED)，所述第一电阻(R1)的1脚与芯片一(24)的9脚相连，所述第一电阻(R1)的2脚与发光二极管(LED)的2脚相连，所述发光二极管(LED)的1脚与+3.3V电源接口相连；所述第三模块(6)包括第二电阻(R2)和第九电容(C9)，所述第二电阻(R2)的1脚与第九电容(C9)的2脚连接后接入到芯片一(24)的38脚上，所述第二电阻(R2)的2脚与+3.3V电源接口相连，所述第九电容(C9)的1脚接地；所述第四模块(7)包括第四电容(C4)和晶振(X1)，所述第四电容(C4)的1脚与晶振(X1)的3脚并接后接入到芯片一(24)的26脚上，所述第四电容(C4)的2脚与晶振(X1)的1脚并接后接入到芯片一(24)的25脚上，所述晶振(X1)的2脚、4脚接地；所述第五模块(8)包括第三电阻(R3)，所述第三电阻(R3)的1脚与芯片一(24)的17脚相连，所述第三电阻(R3)的2脚接地；所述第六模块(9)包括mSATA接口，所述mSATA接口的9脚、15脚、21脚、29脚、35脚、37脚、43脚并接后接地，所述mSATA接口的23脚、25脚、31脚、33脚分别与第七模块(10)相连，所述mSATA接口的2脚、24脚、39脚、41脚、52脚均接入到+3.3V电源接口上，所述mSATA接口的4脚、18脚、26脚、34脚、40脚、50脚并接后接地，所述mSATA接口的53脚、54脚、55脚、56脚并接后接地；所述第七模块(10)包括第十四电容(C14)、第十五电容(C15)、第十六电容(C16)和第十七电容(C17)，所述第十四电容(C14)的1脚、第十五电容(C15)的1脚、第十六电容(C16)的1脚、第十七电容(C17)的1脚分别与芯片一(24)的33脚、32脚、30脚、29脚相连，所述第十四电容(C14)的2脚、第十五电容(C15)的2脚、第十六电容(C16)的2脚、第十七电容(C17)的2脚分别与第六模块(9)的33脚、31脚、25脚、23脚相连；所述第八模块(11)包括第六电阻(R6)、第七电阻(R7)和第八电阻(R8)，所述第六电阻(R6)的1脚、第七电阻(R7)的1脚、第八电阻(R8)的1脚分别与芯片一(24)的37脚、8脚、35脚相连，所述第六电阻(R6)的2脚、第七电阻(R7)的2脚、第八电阻(R8)的2脚分别与芯片一(24)的42脚并接后接地；所述第九模块(12)包括第二十九电容(C29)、第三十电容(C30)、第三十一电容(C31)、第三十二电容(C32)和第三十三电容(C33)，所述第二十九电容(C29)、第三十电容(C30)、第三十一电容(C31)、第三十二电容(C32)和第三十三电容(C33)并接后的一端与+3.3V电源接口相连，所述第二十九电容(C29)、第三十电容(C30)、第三十一电容(C31)、第三十二电容(C32)和第三十三电容(C33)并接后的另一端接地；所述第十模块(13)实现芯片一(24)的15脚、16脚分别与USB接口(21)相连以及芯片一(24)的19脚、20脚、22脚、23脚分别与所述C接口讯号切换控制电路(20)相连；所述第十一模块(14)包括第二十电容(C20)、第二十一电容(C21)，所述第二十电容(C20)的2脚、第二十一电容(C21)的2脚分别与芯片一(24)的20脚、19脚相连，所述第二十电容(C20)的1脚、第二十一电容(C21)的1脚分别与第十二模块(15)相连；所述第十二模块(15)包括第一输入端(S1)、第二输入端(S2)、第三输入端(S3)、第四输入端(S4)，所述第一输入端(S1)、第二输入端(S2)分别与第二十电容(C20)的1脚、第二十一电容(C21)的1脚相连，所述第三输入端(S3)、第四输入端(S4)分别与芯片一(24)的23脚、22脚相连；所述第十三模块(16)包括第五电阻(R5)，所述第五电阻(R5)的1脚与芯片一(24)的10脚相连，所述第五电阻(R5)的2脚与+5V电源接口相连；所述第十四模块(17)包括第十九电容(C19)、第一电感(L1)，所述第十九电容(C19)的1脚、第一电感(L1)的1脚并接后接入到+1.2V电源接口上，所述第十九电容(C19)的2脚与芯片一(24)的47脚并接后接电源地，所述第一电感(L1)的2脚与芯片一(24)的48脚相连。