[发明专利]半导体记忆装置及半导体集成电路装置

摘要

半导体记忆装置及半导体集成电路装置。本发明高效率地在开发阶段进行不良记忆胞元修复的测试。存储器控制电路10基于包含行地址Ax及列地址Ay的地址Address，从与字线WL及位线BL连接的记忆胞元50读出所保存的数据。冗余解码器13‑1～13‑4在地址Address包含指定与特定的记忆胞元Cc连接的字线WLa或位线BLc的冗余地址P1～P4时，使与冗余字线RWL1、RWL2或冗余位线RBL1、RBL2连接的冗余记忆胞元RCc取代特定的记忆胞元Cc。冗余地址锁存电路12‑1～12‑4分别保持冗余地址P1～P4，并且基于从存储器控制电路10输入的重置信号RS来抹除所保持的冗余地址P1～P4。

主权项

1.一种半导体记忆装置，其特征在于包括：多个记忆胞元，分别连接于彼此交叉的多条字线及位线，保存从所述位线输入的数据；存储器控制电路，控制基于包含指定所述各字线的行地址及指定所述各位线的列地址的地址，而从与由所述行地址及列地址所指定的字线及位线连接的记忆胞元读出所保存的数据的动作；冗余解码器，当所述地址包含指定与特定的记忆胞元连接的字线或位线的冗余地址时，进行使所述多个记忆胞元中与规定的字线或位线连接的冗余记忆胞元取代所述特定的记忆胞元的动作；以及多个冗余地址锁存电路，基于各别地输入的致能信号来分别保持所述冗余地址，并且基于从所述存储器控制电路输入的重置信号来抹除所保持的冗余地址。