[发明专利]一种可选择性配置连接的高密度集成电路测试芯片及其制作方法

摘要

本发明公开了一种可选择性配置连接的高密度集成电路测试芯片及其制作方法，该测试芯片包含一待测元件层含有若干个待测试元件、一焊盘层含有若干个用于测试的焊盘、导体连接层LA和LB。待测元件的连接端子经过导体连线被连接到导体连接层LA的可配置通孔连接区域上；焊盘经过导体连线被连接到导体连接层LB的可配置通孔连接区域上；导体连接层LA和LB相邻，可以通过通孔层实现相互的电学连接。用户在可配置通孔连接区域上选择不同的通孔配置并制造这些通孔，实现指定待测元件端子和焊盘之间的电学连接；对某个待测元件的测试仅需选择相应的通孔配置方案并制造通孔即可实现，而不需要重新设计其它连接层的走线，因此节省了连接层掩模。

主权项

一种可选择性配置连接的高密度集成电路测试芯片，其特征在于：该测试芯片自下而上包括待测元件层、导体层LA、导体层LB以及焊盘层；其中：所述的待测元件层上包含有多个待测元件，所述的待测元件具有若干个连接端子；所述的焊盘层上包含有多个用于测试的焊盘；所述的导体层LA上具有由若干无交集导体岛组成的可配置通孔连接区域RA，所述的导体层LB上具有由若干无交集导体岛组成的可配置通孔连接区域RB；所述待测元件的连接端子通过导体连线与可配置通孔连接区域RA中的导体岛实现电学连接，所述的焊盘通过导体连线与可配置通孔连接区域RB中的导体岛实现电学连接；根据待测元件连接端子与焊盘的目标连接关系，可配置通孔连接区域RA中特定的导体岛通过可配置通孔与可配置通孔连接区域RB中特定的导体岛实现一对一的电学连接；所述的可配置通孔连接区域RA和RB中均含有多个候选通孔位置，所述的候选通孔位置分布于导体岛内；根据待测元件连接端子与焊盘的目标连接关系，从可配置通孔连接区域RA和RB中选择特定的候选通孔位置制造通孔用以连接导体层LA和导体层LB，使可配置通孔连接区域RA和RB中特定的导体岛之间实现一对一的相互连接。