[发明专利]一种具有高精度低复杂度特性的固定位宽乘法器

摘要

本发明属于集成电路技术领域，具体的说涉及一种具有高精度低复杂度特性的固定位宽乘法器。本发明的固定位宽乘法器，包括波兹编码模块，部分积产生模块，部分积预处理模块，截断补偿模块，树形压缩模块和二进制加法器模块。波兹编码模块的输入端接外部输入数据，其输出端接部分积产生模块和部分积预处理模块；部分积产生模块外部输入数据，其输出端接部分积预处理模块、截断补偿模块和树形压缩模块；部分积预处理模块的输出端接截断补偿模块和树形压缩模块；所述截断补偿模块的输出端接树形压缩模块，所述树形压缩模块的输出端接加法器模块的输入端。本发明的有益效果为，适用于计算精度要求较高，但硬件复杂度要求较低的运算场景。

主权项

一种具有高精度低复杂度特性的固定位宽乘法器，包括波兹编码模块、部分积产生模块、部分积预处理模块、截断补偿模块、树形压缩模块和二进制加法器模块；所述波兹编码模块的输入端接外部输入数据，其输出端接部分积产生模块的第一输入端和部分积预处理模块的第一输入端；所述部分积产生模块的第二输入端接外部输入数据，其输出端接部分积预处理模块的第二输入端、截断补偿模块的第一输入端和树形压缩模块的第一输入端；所述部分积预处理模块的输出端接截断补偿模块的第二输入端和树形压缩模块的第二输入端；所述截断补偿模块的输出端接树形压缩模块的第三输入端；所述树形压缩模块的输出端接二进制加法器模块的输入端；所述二进制加法器模块的输出端就是该固定位宽乘法器的最终结果；所述波兹编码模块用于接收固定字长的外部数据，所述外部数据为具有偶数个比特的二进制数据，在其最后补上一位0并作为该二进制数的第1位，分别根据二进制数的每个奇数位和该奇数位的前两位，通过波兹编码运算得到该二进制数每个奇数位对应部分积的编码系数和补偿位，如果该奇数位前面不足两位，则不参与计算；并且该二进制数从低位到高位的第一个奇数位所对应的部分积为第一个部分积，最后一个参加计算的奇数位所对应的部分积为最后一个部分积；所述部分积产生模块接收每个部分积的波兹编码系数和外部数据，分别根据每个部分积的编码系数，外部数据的每一位及该位数据的后一位，通过逻辑运算得到部分积所有位的值；具体为：通过部分积阵列的主要部分去除第一个部分积的高三位后的数据作为直接压缩部分，部分积阵列的截断部分去除最后一个部分积的最后一位和该部分积的补偿位后剩下的数据作为待截断部分，最后将待处理部分输入到部分积预处理模块，直接压缩部分输入到树形压缩模块，待截断部分输入到截断补偿模块；部分积预处理模块根据得到部分积的待处理部分和补偿位，进行部分积预处理步骤，处理后的第一个部分积的高三位输入到树形压缩模块，在截断主要内容这一列留下的和输入到截断补偿模块；所述截断补偿模块根据得到部分积的待截断部分和部分积预处理结果进行补偿的估算，补偿的进位输入到树形压缩模块；所述树形压缩模块接收部分积产生模块的数据，部分积预处理结果，截断补偿模块的补偿结果，用4‑2压缩器，全加器和半加器将这些数据进行压缩，最终得到两行数据并输入到加法器模块；所述加法器模块接收树形压缩模块的两行数据，将其相加得到固定位宽乘法器的结果。