[发明专利]指令合并方法以及具有多数据通道的装置有效
| 申请号： | 201510521991.2 | 申请日： | 2015-08-24 |
| 公开（公告）号： | CN105183433B | 公开（公告）日： | 2018-02-06 |
| 发明（设计）人： | 张淮声;洪洲;齐恒 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06T1/20 |
| 代理公司： | 北京市柳沈律师事务所11105 | 代理人： | 王珊珊 |
| 地址： | 201203 上海市张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例提出一种由编译器执行的指令合并方法。取得多个第一指令，其中，第一指令用以进行计算操作、比较操作、逻辑操作、选择操作、条件分支操作、加载/存储操作、采样操作以及复杂数学操作中的其中之一。根据第一指令间的数据相依性进行合并，以及将合并的指令传送给流处理器。 | ||
| 搜索关键词： | 指令 合并 方法 以及 具有 多数 通道 装置 | ||
【主权项】：
一种指令合并方法，由一编译器执行，包含：取得多个第一指令，其中，每一上述第一指令用以进行计算操作、比较操作、逻辑操作、选择操作、条件分支操作、加载/存储操作、采样操作以及复杂数学操作中的其中之一；根据上述第一指令间的数据相依性进行合并；取得一第二指令，其中上述第二指令用以从一通用寄存器或一常数缓冲器传递数据至另一通用寄存器或一后处理单元；将上述第一指令的合并结果再合并上述第二指令；以及将上述第一指令的合并结果再合并上述第二指令的指令传送给一流处理器，其中，上述流处理器包含：一数据提取单元；一旁路通道，耦接至一通用寄存器、一常数缓冲器以及上述数据提取单元；以及一主通道，耦接至上述数据提取单元以及上述旁路通道，包含一运算单元、一比较或逻辑单元以及一后制单元，其中，上述运算单元、上述比较或逻辑单元以及上述后制单元序列性地耦接，并且上述运算单元、上述比较或逻辑单元以及上述后制单元中的每一个耦接至上述旁路通道。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510521991.2/，转载请声明来源钻瓜专利网。
