[发明专利]基于FPGA实现对多路MDIO设备实时监控的方法在审
| 申请号： | 201510529065.X | 申请日： | 2015-08-25 |
| 公开（公告）号： | CN105117319A | 公开（公告）日： | 2015-12-02 |
| 发明（设计）人： | 刘超 | 申请（专利权）人： | 烽火通信科技股份有限公司 |
| 主分类号： | G06F11/30 | 分类号： | G06F11/30 |
| 代理公司： | 北京捷诚信通专利事务所(普通合伙) 11221 | 代理人： | 王卫东 |
| 地址： | 430074 湖北省*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA实现对多路MDIO设备实时监控的方法，包括以下步骤：CPU与FPGA以总线方式连接，并将每个MDIO设备的时钟和数据线与不同的FPGA I/O口连接；FPGA内部具备MDIO主机模式读写操作功能的多个MDIO逻辑模块分别与多个MDIO设备的时钟、数据线连接；CPU访问需要操作的MDIO设备所对应的FPGA内部MDIO逻辑模块，并配置与MDIO设备对应的操作参数，通过控制MDIO逻辑模块工作，完成对MDIO设备的读、写操作，并产生中断标志，再根据CPU软件获得中断标志情况，判断读或写操作是否完成。本发明实现同时操作多个MDIO设备，提高了数据实时性系统的稳定性；减少了CPU软件参与的频率，提高了其使用效率；并且对于不同厂家的MDIO设备可以采用通用驱动程序，减小了维护成本。 | ||
| 搜索关键词： | 基于 fpga 实现 mdio 设备 实时 监控 方法 | ||
【主权项】：
基于FPGA实现对多路MDIO设备实时监控的方法，包括以下步骤：步骤A100、CPU与FPGA以总线方式连接，并将每个MDIO设备的时钟和数据线与不同的FPGA I/O口连接；步骤A200、FPGA内部具备MDIO主机模式读、写操作功能的多个MDIO逻辑模块分别与多个MDIO设备的时钟、数据线连接；步骤A300、CPU软件访问需要操作的MDIO设备所对应的FPGA内部MDIO逻辑模块，并对其配置与需要操作的MDIO设备对应的操作参数，通过控制MDIO逻辑模块工作，完成对MDIO设备的读、写操作，并产生中断标志，再根据CPU软件获得中断标志情况，判断读或写操作是否完成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于烽火通信科技股份有限公司，未经烽火通信科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510529065.X/，转载请声明来源钻瓜专利网。
