[发明专利]一种提高以太网报文传输时延测量精度的方法

摘要

本发明公开了一种提高以太网报文传输时延测量精度的方法，其方法是通过计算以太网报文在物理层接口模块、通讯控制模块和通讯处理模块等环节造成的累计时延，在通讯控制模块中植入时延测量子模块，完成各环节的时延计算，并对报文在通讯控制处理过程中造成的累计时延进行补偿。时延测量子模块通过自适应的方式识别链路速度，并计算物理层接口模块的发送和接收处理时延，同时在报文进入时延测量子模块时将报文携带的时延标记减去接收时标，在报文离开时延测量模块时将时延标记加上发送时标，同时补偿报文在物理层接口模块中的发送和接收处理时延。本发明的方法对以太网报文在通讯过程中的全路径累计时延进行补偿，提高了时延测量精度。

主权项

一种提高以太网报文传输时延测量精度的方法，其特征在于，所述方法是通过计算以太网报文在物理层接口模块、通讯控制模块和通讯处理模块的环节造成的累计时延，在通讯控制模块中植入时延测量子模块，完成各环节的时延计算，并对报文在通讯控制处理过程中造成的累计时延进行补偿；所述方法具体步骤包括：(1)补偿物理层接口模块的接收处理时延T1；在通讯控制模块中植入时延测量子模块，通讯控制模块中的时延测量子模块通过自适应的方式识别链路速度，并对发送处理时延T1进行补偿；(2)补偿通讯控制模块和通讯处理模块的控制处理时延T2；所补偿的时延T2为报文在通讯控制模块和通讯处理模块中的总传输时延，通讯控制模块准确获取控制处理时延T2的值的方法如下：步骤1：通讯控制模块的时延测量子模块通过FPGA芯片接收报文时，在检测到报文的Preamble(前导码)头的第一字节0x55时使用统一时钟打时间戳TS1；步骤2：通讯控制模块的时延测量子模块通过FPGA芯片发送报文时，在发送报文的Preamble头的第一字节0x55时使用统一时钟打时间戳TS2；步骤3：通讯控制模块的时延测量子模块通过FPGA芯片将TS2减去TS1得到时延T2的准确值；(3)补偿物理层接口模块的发送处理时延T3；通讯控制模块中的时延测量子模块通过自适应的方式识别链路速度，并对接收处理时延T3进行补偿；(4)对以太网报文控制处理的全路径累计时延进行补偿；在通讯控制模块的时延测量子模块中对以太网报文控制处理的全路径累计时延进行补偿，具体为将时延T1、T2、T3进行累加，再将时延累加值和报文中的时延标记相加，之后对报文的原时延标记进行改写，重新计算CRC值后将报文对外发送。