[发明专利]瞬时电压抑制元件及其制造方法

摘要

本发明提出一种瞬时电压抑制(transient voltage suppression,TVS)元件及其制造方法。TVS元件限制其中的两端点间的压差不超过一限制电压，以保护受保护元件。TVS元件包括齐纳(Zener)二极管、第一PN二极管、与第二PN二极管。其中，第一PN二极管包括N型淡掺杂区形成于一N型阱中，且其不与P型淡掺杂区连接，并环绕P型淡掺杂区，其中，N型淡掺杂区具有内圈表面与外圈表面，内圈表面的任一点至P型淡掺杂区的最短距离，小于外圈表面的任一点至该N型阱外围的最短距离。

主权项

1.一种瞬时电压抑制元件，是具有一第一端点、一第二端点、与一第三端点的一三端点元件，用以限制该第一端点与该第二端点间的电压不超过一限制电压，以保护耦接于该第一端点与该第二端点间的一受保护元件，其特征在于，该瞬时电压抑制元件包含：一半导体基板；一P型外延层，形成于该半导体基板上，并与该半导体基板连接；一第一P型阱，形成于该P型外延层中；一第二P型阱，形成于该P型外延层中；一第一N型阱，形成于该P型外延层中，且于一横向上，该第一N型阱隔开该第一P型阱及该第二P型阱；一第二N型阱，形成于该P型外延层中，且由该第二P型阱所环绕；一淡掺杂区，形成于该P型外延层中，且介于该第二P型阱与该第二N型阱之间，并连接且隔开该第二P型阱与该第二N型阱，且环绕该第二N型阱；一P型淡掺杂区，形成于该P型外延层中，与该第一N型阱连接，且由该第一N型阱所环绕；一N型淡掺杂区，形成于该第一N型阱中，不与该P型淡掺杂区连接，并环绕该P型淡掺杂区，其中，该N型淡掺杂区具有一内圈表面与一外圈表面，其中，该内圈表面的任一点至该P型淡掺杂区的最短距离，小于该外圈表面的任一点至该第一N型阱外围的最短距离；一N型埋层，形成于该半导体基板与该P型外延层中，该N型埋层包括该半导体基板与该P型外延层间的一接面，且于一纵向上，该N型埋层分别与该第一N型阱、该N型淡掺杂区、及该P型淡掺杂区连接；一隔绝区，形成于该P型外延层上；一P型区，形成于该第一P型阱中；一第一N型接触区，形成于该P型区中，用以电连接该第三端点；一第一P型接触区，形成于该第一P型阱中，用以电连接该第二端点；一第二N型接触区，形成于该第一P型阱中，用以电连接该第二端点，且与该第一P型接触区在该横向上邻接，其中该第二N型接触区与该第一P型接触区所结合的区域，及该第一N型接触区之间，由该第一P型阱、该隔绝区、与该P型区隔开；一第三N型接触区，形成于该第一N型阱中，用以电连接该第三端点；一第二P型接触区，形成于该P型淡掺杂区中，用以电连接该第一端点；一第三P型接触区，形成于该第二P型阱中，用以电连接该第二端点；以及一第四N型接触区，形成于该第二N型阱中，用以电连接该第一端点；其中，一齐纳二极管包括该第一P型阱、该P型区、该第一N型接触区、该第二N型接触区、与该第一P型接触区，一第一PN二极管包括该第一N型阱、该P型淡掺杂区、该N型淡掺杂区、该N型埋层、该第三N型接触区、与该第二P型接触区，一第二PN二极管包括该第二P型阱、该第二N型阱、该淡掺杂区、该第三P型接触区、与该第四N型接触区；其中，该第一PN二极管与该齐纳二极管串联，该第二PN二极管与串联的该第一PN二极管及该齐纳二极管并联；其中，该N型淡掺杂区的N型杂质浓度较周围的第一N型阱为低；其中，该淡掺杂区的P型杂质浓度与N型杂质浓度皆较周围的第二P型阱与第二N型阱为低；其中，该P型淡掺杂区的P型杂质浓度较第一P型阱和第二P型阱为低。