[发明专利]一种多层PCB叠板的排序防错方法及装置有效
| 申请号： | 201510546990.3 | 申请日： | 2015-08-28 |
| 公开（公告）号： | CN105228377B | 公开（公告）日： | 2018-04-24 |
| 发明（设计）人： | 陈仁喜;柴绍东;黄兵;袁树华;李光龙;杨兴;颜金雷;邹艳丽;许德勤 | 申请（专利权）人： | 生益电子股份有限公司 |
| 主分类号： | H05K3/46 | 分类号： | H05K3/46 |
| 代理公司： | 北京品源专利代理有限公司11332 | 代理人： | 胡彬 |
| 地址： | 523127 广东省东莞*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种多层PCB叠板的排序防错方法，包括以下步骤在不同层次的芯板上制作不同的防错图形；叠放一块芯板；获取叠放的芯板上的防错图形；判断获取的防错图形与控制系统中对应层次的标准防错图形是否一致若否，取出叠放的芯板，重新叠放一块芯板；若是，判断芯板的层数是否等于预先设计的PCB层数若否，叠放下一块芯板；若是，进行铆合。本方案还公开一种多层PCB叠板的排序防错装置。本方案在叠板过程中判断每块芯板上的防错图形的正确性，以保证各个芯板按规定的次序叠放，而且本方法使铆合操作在各个芯板的叠放次序均正确的情况下才能进行，避免叠放次序错误的芯板被铆合固定，从而避免芯板的报废和浪费。 | ||
| 搜索关键词： | 一种 多层 pcb 排序 方法 装置 | ||
【主权项】：
一种多层PCB叠板的排序防错方法，其特征在于，包括以下步骤：S10、在不同层次的芯板上制作不同的防错图形；S20、叠放一块所述芯板；S30、获取叠放的所述芯板上的所述防错图形；S40、判断获取的所述防错图形与控制系统中对应层次的标准防错图形是否一致：若否，取出叠放的所述芯板，并返回步骤S20；若是，进入步骤S50；S50、判断所述芯板的层数是否等于预先设计的PCB层数：若否，返回步骤S20；若是，进行铆合。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于生益电子股份有限公司，未经生益电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510546990.3/，转载请声明来源钻瓜专利网。
