[发明专利]具有突变隧穿结的PNIN/NPIP型FD‑GOITFET及制备方法

摘要

本发明涉及一种具有突变隧穿结的PNIN/NPIP型FD‑GOI TFET及制备方法，该制备方法包括选取FD‑GOI衬底；采用刻蚀工艺形成浅沟槽隔离；采用光刻工艺形成漏区图形，采用离子注入工艺形成漏区；在衬底上表面形成源区沟槽；采用倾斜离子注入工艺向源区沟槽侧壁注入离子以形成薄层掺杂区；在源区沟槽内淀积锗材料，并同时进行原位掺杂形成源区；源区的掺杂浓度高于漏区的掺杂浓度；在衬底上表面形成栅界面层；在栅界面层表面生长栅介质层和前栅极层，采用干法刻蚀工艺形成前栅，在衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅和背栅的金属引线，形成具有突变隧穿结的PNIN/NPIP 型FD‑GOI TFET。

主权项

一种具有突变隧穿结的PNIN/NPIP型FD‑GOI TFET的制备方法，其特征在于，包括步骤：(a)选取FD‑GOI衬底；(b)在所述FD‑GOI衬底上表面采用刻蚀工艺形成浅沟槽隔离；(c)在所述FD‑GOI衬底上表面采用光刻工艺形成漏区图形，采用带胶离子注入方法进行N注入，去除光刻胶，形成掺杂浓度为1×1018～5×1018cm‑3的漏区；(d)在所述FD‑GOI衬底上表面采用干法刻蚀工艺形成源区沟槽；(e)采用倾斜离子注入工艺向所述源区沟槽侧壁注入离子，以使离子从所述源区沟槽侧壁向沟道区扩散以形成薄层掺杂区；(f)利用LPCVD工艺，在300℃至600℃的温度下，利用选择性单晶锗外延生长方法在所述源区沟槽内淀积锗材料，同时通入掺杂气体对源区进行原位掺杂，形成掺杂浓度为2×1020cm‑3的源区；(g)在所述FD‑GOI衬底上表面形成栅界面层；(h)在所述栅界面层表面生长栅介质层和前栅极层，采用干法刻蚀工艺形成前栅，在所述FD‑GOI衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；以及(i)光刻引线窗口，淀积金属，光刻引线，形成所述源区、所述漏区、所述前栅和所述背栅的金属引线，最终形成具有突变隧穿结的PNIN/NPIP型FD‑GOI TFET。