[发明专利]一种全周期电流检测电路有效
申请号: | 201510556243.8 | 申请日: | 2015-09-02 |
公开(公告)号: | CN105092937B | 公开(公告)日: | 2018-03-06 |
发明(设计)人: | 刘帘曦;张学军;宋宇;朱樟明;杨银堂 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | G01R19/00 | 分类号: | G01R19/00;H02M3/155 |
代理公司: | 北京世誉鑫诚专利代理事务所(普通合伙)11368 | 代理人: | 郭官厚 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于微电子技术领域,特别涉及一种全周期电流检测电路。一种全周期电流检测电路,包括电感电流上升模式电流检测电路和电感电流下降模式电流检测电路。本发明公开的一种全周期电流检测电路具有以下有益效果1、全周期电流检测电路采用电路复用的方式,结构简单,电路规模小,功耗低;2、电感电流上升检测模式利用功率MOS管的自身沟道电阻作为采样电阻,消除了外加采样电阻带来的功率损耗;3、电感电流下降检测模式采用电流镜检测方法对电感电流进行采样,采样电流为电感电流等比例缩小4000倍后的值,有利于降低采样电路的功耗。 | ||
搜索关键词: | 一种 周期 电流 检测 电路 | ||
【主权项】:
一种全周期电流检测电路,其特征在于,包括电感电流上升模式电流检测电路和电感电流下降模式电流检测电路,电感电流上升模式电流检测电路包括电感L,NMOS功率管M1,NMOS管Mn1、NMOS管Mn2、NMOS管Mn3、NMOS管Mn4、NMOS管Mn7、PMOS管Mp1、PMOS管Mp2、PMOS管Mp3、PMOS管Mp4、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电容C,电感L的一端接输入电压Vin,另一端接NMOS功率管M1的漏极,NMOS功率管M1的源极接地,NMOS功率管M1的栅极接控制信号NPG01;NMOS管Mn3的栅极与NMOS管Mn3的漏极短接,NMOS管Mn4的栅极与NMOS管Mn4的漏极短接,NMOS管Mn3的栅极分别与NMOS管Mn1的栅极、NMOS管Mn2的栅极、PMOS管Mp3的漏极相连,NMOS管Mn4的栅极分别与NMOS管Mn1的栅极、NMOS管Mn2的栅极、PMOS管Mp3的漏极相连,PMOS管Mp3的源极接电阻R1的一端,电阻R1的另一端接输出电压Vout,PMOS管Mp3的栅极接偏置电压bias1;NMOS管Mn1的源极、NMOS管Mn3的源极接地,NMOS管Mn2的源极、NMOS管Mn4的源极接NMOS功率管M1的漏极;PMOS管Mp1的栅极和PMOS管Mp1的漏极短接,PMOS管Mp1的栅极分别与PMOS管Mp2的栅极、NMOS管Mn1的漏极相连,PMOS管Mp1的源极接电阻R2的一端,电阻R2的另一端接输出电压Vout;NMOS管Mn2的漏极与PMOS管Mp2的漏极短接,NMOS管Mn2的漏极分别与NMOS管Mn7的栅极、电容C的一端相连,电容C的另一端接地,PMOS管Mp2的源极接电阻R3的一端,电阻R3的另一端接输出电压Vout;PMOS管Mp4的漏极与NMOS管Mn7的漏极短接作为电流检测的输出,NMOS管Mn7的源极接电阻R5的一端,电阻R5的另一端接地,PMOS管Mp4的源极接电阻R4的一端,电阻R4的另一端接输出电压Vout,PMOS管Mp4的栅极接偏置电压bias2;电感电流下降模式电流检测电路,包括电感L、NMOS同步整流功率管M2、NMOS采样管Ms2、NMOS管Mn1、NMOS管Mn2、NMOS管Mn3、NMOS管Mn4、NMOS管Mn7、PMOS管Mp1、PMOS管Mp2、PMOS管Mp3、PMOS管Mp4、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电容C,电感L的一端接输入电压Vin,电感L的另一端分别接NMOS同步整流功率管M2的漏极、NMOS采样管Ms2的漏极,NMOS同步整流功率管M2的源极接输出电压Vout,NMOS同步整流功率管M2的栅极接控制信号NPG02,NMOS采样管Ms2的源极分别与电阻R3的一端、PMOS管Mp2源极相连,NMOS采样管Ms2的栅极接控制信号NPG02,电阻R3的另一端接输出电压Vout;NMOS管Mn3的栅极和NMOS管Mn3的漏极短接,NMOS管Mn4的栅极和NMOS管Mn4的漏极短接,NMOS管Mn4的栅极分别与NMOS管Mn1的栅极、NMOS管Mn2的栅极和PMOS管Mp3的漏极相连,NMOS管Mn3的栅极分别与NMOS管Mn1的栅极、NMOS管Mn2的栅极和PMOS管Mp3的漏极相连,PMOS管Mp3的源极接电阻R1的一端,电阻R1的另一端接输出电压Vout,PMOS管Mp3的栅极接偏置电压bias1;NMOS管Mn1的源极、NMOS管Mn2的源极、NMOS管Mn3的源极、NMOS管Mn4的源极均接地;PMOS管Mp1的栅极和PMOS管Mp1的漏极短接,PMOS管Mp1的栅极分别与PMOS管Mp2的栅极、NMOS管Mn1的漏极相连,PMOS管Mp1的源极接电阻R2的一端,电阻R2的另一端接输出电压Vout;NMOS管Mn2的漏极与PMOS管Mp2的漏极短接,NMOS管Mn2的漏极与NMOS管Mn7的栅极和电容C的一端相连,电容C的另一端接地;PMOS管Mp4的漏极与NMOS管Mn7的漏极短接作为电流检测的输出,NMOS管Mn7的源极接电阻R5的一端,电阻R5的另一端接地,PMOS管Mp4的源极接电阻R4的一端,电阻R4的另一端接输出电压Vout,PMOS管Mp4的栅极接偏置电压bias2。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510556243.8/,转载请声明来源钻瓜专利网。
- 上一篇:实现芯片频率测量的测试方法
- 下一篇:电能表防窃电接线电缆