[发明专利]一种功率MOS器件

摘要

本发明属于功率半导体器件技术领域，涉及一种功率MOS器件。本发明包括具有高K介质延伸栅结构的元胞结构、漏延伸区和介质槽终端，且多个元胞结构并联排布，使得器件具有以下特点兼顾VDMOS可并联产生大电流以及LDMOS易集成的优点；正向导通时，靠近高K介质一侧的漂移区产生多子积累层，形成连续的低阻通道，显著降低比导通电阻；反向耐压时，高K介质辅助耗尽漂移区，调制漂移区电场，可提高耐压并降低比导通电阻；介质槽终端可缩小器件尺寸，节约芯片面积。

主权项

一种功率MOS器件，包括第二导电类型半导体衬底(1)和位于第二导电类型半导体衬底(1)上表面的第一导电类型重掺杂半导体漏区(61)；所述第一导电类型重掺杂半导体漏区(61)上表面两端具有第一导电类型重掺杂半导体漏延伸区(62)；所述第一导电类型重掺杂半导体漏延伸区(62)之间具有多个并联的元胞结构；所述第一导电类型重掺杂半导体漏延伸区(62)与元胞结构之间具有介质槽(5)，所述介质槽(5)中填充有第一介质层；所述元胞结构包括栅极结构、第一导电类型半导体漂移区(2)和第二导电类型半导体体区(3)；所述第一导电类型半导体漂移区(2)和第二导电类型半导体体区(3)位于栅极结构两侧；所述第一导电类型半导体漂移区(2)位于第二导电类型半导体体区(3)和第一导电类型重掺杂半导体漏区(61)之间；所述栅极结构由金属化栅极、栅氧化层(9)和第二介质层(4)构成；所述栅氧化层(9)位于金属化栅极两侧与第一导电类型半导体漂移区(2)和第二导电类型半导体体区(3)之间；所述第二介质层(4)位于金属化栅极和栅氧化层(9)下表面与第一导电类型重掺杂半导体漏区(61)上表面之间，所述第二介质层(4)位于金属化栅极底部的部分为具有较高的介电常数的高K介质，其介电常数K大于二氧化硅的介电常数；所述第二导电类型半导体体区(3)中具有第一导电类型重掺杂半导体源区(8)和第二导电类型重掺杂半导体体接触区(7)，所述栅极结构之间的第二导电类型半导体体区(3)中，第二导电类型重掺杂半导体体接触区(7)位于第一导电类型重掺杂半导体源区(8)之间；所述栅极结构与介质槽(5)之间的第二导电类型半导体体区(3)中，第二导电类型重掺杂半导体体接触区(7)与第一导电类型重掺杂半导体源区(8)相互独立；所述第一导电类型重掺杂半导体源区(8)和第二导电类型重掺杂半导体体接触区(7)上表面具有源极金属，所述第一导电类型重掺杂半导体漏延伸区(62)上表面具有漏极金属；所述介质槽(5)中填充的第一介质层为由多种介质组成；所述介质槽(5)中填充的多种介质的介电常数从靠近第一导电类型重掺杂半导体漏延伸区(62)一端到靠近元胞结构的一端逐渐增加。