[发明专利]半导体芯片托盘有效
申请号: | 201510564208.0 | 申请日: | 2015-09-08 |
公开(公告)号: | CN105719992A | 公开(公告)日: | 2016-06-29 |
发明(设计)人: | 秋元康治;中村寿雄;深谷勉 | 申请(专利权)人: | 辛纳普蒂克斯显像装置合同会社 |
主分类号: | H01L21/677 | 分类号: | H01L21/677 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 臧霁晨;张懿 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的课题在于,不在芯片凹部的底面设置贯通孔或不在外周棱上设置凹凸,又不招致对半导体芯片托盘设置增加的加工工序等成本上升,而能够防止在将半导体芯片托盘上下重叠时发生真空吸附。本发明的解决手段在于,具有支持板、设置于其表面侧的外周棱、以及设置于背面侧的凹部的半导体芯片托盘,形成如下所述的结构。外周棱为具有一定的高度的带状凸部,围绕支持板的表面设置,由此在内侧形成包含能够收纳半导体芯片的多个芯片凹部的收纳空间。该半导体芯片托盘与结构相同的另一半导体芯片托盘相互重叠时,作为盖起作用的另一半导体芯片托盘的背面侧的凹部,形成于与该半导体芯片托盘的外周棱的一部分重叠的位置上,构成从收纳空间到外部的空气通路的一部分。 | ||
搜索关键词: | 半导体 芯片 托盘 | ||
【主权项】:
一种半导体芯片托盘,具有支持板、第1凸部、第2凸部、以及凹部,其特征在于,所述第1凸部围绕设置在所述支持板的表面,由此形成半导体芯片的收纳空间,所述第2凸部围绕设置在所述支持板的背面,该半导体芯片托盘与另一半导体芯片托盘相互重叠时,与所述另一半导体芯片托盘的所述第1凸部的外周嵌合,所述凹部设置于所述支持板的背面,所述凹部在该半导体芯片托盘与另一半导体芯片托盘相互重叠时,与所述另一半导体芯片托盘的所述第1凸部的一部分对置,形成于由该第1凸部形成的收纳空间到该第1凸部的外侧的位置上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辛纳普蒂克斯显像装置合同会社,未经辛纳普蒂克斯显像装置合同会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510564208.0/,转载请声明来源钻瓜专利网。
- 上一篇:双栅极TFT阵列基板及制作方法
- 下一篇:控制阀模块与测漏监控系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造