[发明专利]一种考虑距离与时钟的时序预算方法

摘要

针对层次化物理设计中边界最短的时序预算方法和依据逻辑深度的时序预算方法的粗略性以及局限性，本发明提供了一种考虑距离和时钟的时序预算方法。该方法充分考虑了两个模块之间的物理距离以及时钟偏差对跨模块路径时序所造成的影响，通过细致分析模块端口与相关边界寄存器的物理位置以及跨模块路径的逻辑深度，并根据互连线的延时计算、逻辑深度的比例计算以及时钟偏差的估算等步骤，得出各模块端口更为准确、更为合理的时序预算数值，从而减少跨模块路径时序优化的迭代次数，加速芯片设计中的时序收敛。

主权项

一种考虑距离和时钟的时序预算方法，其特征在于，包括以下步骤：第一步，对于给定的工艺、金属层以及中继器，根据中继器插入方法计算单位长度的互连延时α；1.1对于给定的工艺以及金属层，获取工艺参数与所能用的金属层总数Mmax；1.2选取第与第层金属层作为横向和纵向的走线金属层，其中为对的取整，为对的取整；1.3获取第与第层金属的单位长度寄生电阻r、单位长度寄生电容c的参数值；1.4获取给定中继器的输入电阻Rd、输入电容Cd和本征输出电容Co；1.5采用中继器插入方法优化互连延时，对于长度为L的互连线，其互连延时tp,min的计算公式如下：tp,min=(1.38+1.021+CoCd)RdCdrcL]]>1.6由此可得单位长度的互连延时α；α=(1.38+1.021+CoCd)RdCdrc]]>第二步，规划边界寄存器，获取有时序关联的边界寄存器对的坐标信息；2.1对于在层次化物理设计中的两个模块，模块A和模块B，将两个模块的边界寄存器预先摆放至规划的物理位置处；2.2获取模块A中边界寄存器的实例名称及对应的坐标信息,令集合SA＝{S1,S2,...Si}，其中Si＝(Axi,Ayi)为模块A中边界寄存器Ai的坐标；2.3获取模块B中的边界寄存器的实例名称及对应的坐标信息,令集合RB＝{R1,R2,...Rj}，其中Rj＝(Bxj,Byj)为模块B中边界寄存器Bj的坐标；2.4从静态时序分析报告中获取有时序关联的寄存器对(Ai,Bj)；2.5从集合SA和RB中获取该寄存器对(Ai,Bj)的坐标对(Si,Rj)；第三步，获取与寄存器对(Ai,Bj)相关的模块A端口PAi的坐标信息(PAxi,PAyi)以及模块B端口PBj的坐标信息(PBxj,PByj)；3.1从静态时序分析报告中获取与寄存器对(Ai,Bj)相关的模块A端口PAi及模块B端口PBj；3.2获取模块A端口PAi的坐标信息(PAxi,PAyi)；3.3获取模块B端口PBj的坐标信息(PBxj,PByj)；第四步，获取端口PAi和端口PBj相关的时序路径在模块A、顶层Top以及模块B内的逻辑级数n1、n2、n3；4.1从静态时序分析报告中获取与端口PAi和端口PBj相关的时序路径报告；4.2从步骤4.1得到的与端口PAi和端口PBj相关的时序路径报告中获取从模块A端口PAi到模块A内边界寄存器Ai之间的逻辑级数n1；4.3从步骤4.1得到的与端口PAi和端口PBj相关的时序路径报告中获取从模块A端口PAi到模块B端口PBj之间的逻辑级数n2；4.4从步骤4.1得到的与端口PAi和端口PBj相关的时序路径报告中获取从模块B端口PBj到模块B内边界寄存器Bj之间的逻辑级数n3；第五步，通过坐标信息(Axi,Ayi)、(Bxj,Byj)、(PAxi,PAyi)和(PBxj,PByj)计算出d1、d2和d3：d1＝|Axi‑PAxi|+|Ayi‑PAyi|d2＝|PAxi‑PBxj|+|PAyi‑PByj|d3＝|Bxj‑PBxj|+|Byj‑PByj|第六步，将模块A与模块B之间的时钟偏差skew(AB)初始值设定为时钟周期T的15％，即skew_0(AB)＝T*15％；第七步，考虑时钟偏差以后，时序预算公式为：T‑skew(AB)＝t1+t2+t3，N＝n1+n2+n3，D＝d1+d2+d3t1=T-skew(AB)-αDN·n1+αd1]]>t2=T-skew(AB)-αDN·n2+αd2]]>t3=T-skew(AB)-αDN·n3+αd3]]>将前述步骤计算出来的α、n1、n2、n3、skew(AB)、d1、d2、d3分别代入时序预算公式，得出t1、t2、t3：t1=T*85%-α(d1+d2+d3)n1+n2+n3*n1+αd1]]>t2=T*85%-α(d1+d2+d3)n1+n2+n3*n2+αd2]]>t3=T*85%-α(d1+d2+d3)n1+n2+n3*n3+αd3]]>第八步，由t1、t2、t3计算出模块A端口PAi、模块B端口PBj以及顶层路径PAi‑‑>PBj的时序约束的预算值；8.1对于坐标(PAxi,PAyi)所对应的模块A端口PAi，将其输出延时约束的预算值设定为t2+t3；8.2对于模块A端口PAi到模块B端口PBj，将其路径延时的预算值设定为t2；8.3对于坐标(PBxj,PByj)所对应的模块B的端口PBj，将其输入延时约束的预算值设定为t1+t2；第九步，待芯片设计完成时钟树综合之后，评估第六步中预先设定的skew(AB)初始值的合理性；9.1芯片设计完成时钟树综合之后，从静态时序分析报告中获取寄存器对(Ai,Bj)的时钟树延时T(Axi,Ayi)和T(Bxj,Byj)；9.2计算寄存器对(Ai,Bj)的实际时钟偏差值:skew_real(AB)＝T(Axi,Ayi)‑T(Bxj,Byj)9.3将该实际时钟偏差值skew_real(AB)与设定的时钟偏差初始值skew_0(AB)相比较，如果差值大于20ps，则对预定的skew(AB)修正为skew_real(AB)，重新执行步骤第七步、第八步；如果差值小于20ps，则不进行修正处理。