[发明专利]一种基于FPGA的POWERLINK从站帧缓存管理系统

摘要

本发明公开了一种基于FPGA的POWERLINK从站帧缓存管理系统，在FPGA内部实现数据数据帧类型检测模块、数据数据帧缓存管理模块，使用FPGA内部块RAM作为帧缓存区，在数据帧接收过程中由数据帧类型检测模块对帧类型进行识别，并将结果传递给缓存管理模块，缓存管理模块动态安排存储结构，使不同类型的帧存放在RAM中的不同区域，互不干扰。本发明通过对存储结构的动态管理，避免了传统线型存储结构由于帧覆盖造成的数据丢失问题。

主权项

1.一种基于FPGA的POWERLINK从站帧缓存管理系统，其特征在于，在FPGA内部实现数据帧类型检测模块、数据帧缓存管理模块，使用FPGA内部块RAM作为帧缓存区，在数据帧接收过程中由数据帧类型检测模块对当前帧的帧类型进行识别，并将帧类型识别结果传递给数据帧缓存管理模块，数据帧缓存管理模块根据帧类型识别结果决定存储下一个帧的缓存区序列号，并且缓存区序列号将当前数据帧存入相应的缓存区中，其中：数据帧类型检测模块和数据帧缓存管理模块使用VHDL语言编写，在FPGA内部以硬件逻辑门的形式实现，帧缓存区域使用FPGA内部提供的RAM存储块，模块之间通过FPGA内部的导线资源进行信息的传递，数据帧类型检测模块向数据帧缓存管理模块提供帧类型信息；每个缓存区有两种状态，锁定和解锁，处于锁定状态的缓存区无法接收数据帧，只能被读取；处于解锁状态的缓存区可以被任意读写，缓存区的状态由数据帧缓存管理模块确定，系统复位之后，所有缓存区的状态均为解锁状态。