[发明专利]一种差模反馈电路

摘要

本发明提供了一种差模反馈电路，包括：发送器主体电路，包括：第三、第四、第五PMOS管，第三、第四NMOS管，以及由第一、第二PMOS管、第一、第二NMOS管和第一、第二负载电阻组成的互补桥式开关管；差模取样电路，包括：第九、第十、第十一PMOS管、第一运算放大器、第一、第二电阻；反馈电路，包括：第五、第六、第七、第八NMOS管，第六、第七、第八PMOS管以及第二运算放大器。本发明能解决MLVD发送器的负载阻抗受总线阻抗影响差分输出幅度不稳定问题。本发明的电路结构简单、实现容易，可提高发送器在总线应用中阻抗变化的适应能力，并且能减小输出信号的过冲。 1

主权项

1.一种差模反馈电路，包括：发送器主体电路(203)，包括：第三、第四、第五PMOS管(P3、P4、P5)，第三、第四NMOS管(N3、N4)，以及由第一、第二PMOS管(P1、P2)、第一、第二NMOS管(N1、N2)和第一、第二负载电阻(RM1、RM2)组成的互补桥式开关管；其中，第三PMOS管(P3)的漏端接电源电压，第三NMOS管(N3)的漏端接地，互补桥式开关管接在第三PMOS管(P3)和第三NMOS管(N3)的源端之间，第四PMOS管(P4)和第四NMOS管(N4)的源端相连，漏端分别接电源电压和地，第五PMOS管的漏端接电源电压，源端作为发送器主体电路(203)输出端；差模取样电路(204)，包括：第九、第十、第十一PMOS管(P9、P10、P11)、第一运算放大器(OP1)、第一、第二电阻(R1、R2)；其中，第十一PMOS管、第一运算放大器(OP1)以及第二电阻(R2)组成负反馈电路，第九、第十PMOS管(P9、P10)的源端与所述负反馈电路的共模输入端，漏端与所述互补桥式开关管的负载电阻并联，第一运算放大器(OP1)的输出端作为差模取样电路(204)的输出端；反馈电路(205)，包括：第五、第六、第七、第八NMOS管(N5、N6、N7、N8)，第六、第七、第八PMOS管(P6、P7、P8)以及第二运算放大器(OP2)；其中，所述第六、第七PMOS管(P6、P7)、第五、第六NMOS管(N5、N6)和第二参考电流源(IREF2)构成电流减法电路；所述的第七、第八NMOS管(N7、N8)、第八PMOS管(P8)和第一参考电流源(IREF1)构成电流加法电路；所述第二运算放大器(OP2)将差模取样电路(204)的输出与参考电压(VREF)进行比较，其输出端与第六PMOS管的栅极相连。