[发明专利]基于SET/MOS混合结构的只读存储器设计

摘要

在SET/MOS存储器设计中，随着存储器容量不断加大，位线负载也相应变大，这有可能导致读机制失效。为了防止这种失效，必须增加灵敏放大器的充电时间，但是延长充电时间会影响读取速度这一关键参数。本文在分析SET/MOS存储器灵敏放大器工作原理的基础上，首先研究了位线负载对SET/MOS存储器读出速度的影响，并通过仿真，优化了SET/MOS存储器的读出电路参数，从而提供了一种读出时间可通过位线负载调节的SET/MOS存储器设计。

主权项

一种读出速度可通过位线负载调节的OTP存储器设计，其特征在于，包括OTP存储器读出系统、灵敏放大器、位线信号、关键反相器；所述的灵敏放大器是OTP存储器读出系统中最关键的部分，所述位线信号是所述灵敏放大器中连接预充电管、放电管、选中的要进行编程或读取的存储单元和未被选中的作为负载的存储单元的信号；所述关键反相器的输入端连接到所述的位线信号上，关键反相器是确保读机制是否正常的关键性因素，对于未编程的存储单元，位线信号经过选中单元放电后的电位一定要高于关键反相器的翻转阈值；对于已编程的存储单元，位线信号经过选中单元放电后的电位一定要低于关键反相器的翻转阈值，这样才能确保能将未编程的存储单元读为‘0’，将已编程的存储单元读为‘1’。