[发明专利]一种基于软件无线电的基带设备

摘要

本发明的目的是提供一种基于软件无线电的基带设备。本发明的技术方案为：包括两路70M上行发送通道、两路70M下行接收通道、两路PSK接收通道、两路PSK发送通道，测试用LVTTL电平输入和输出接口、时钟管理单元、数据处理模块、PCI接口模块、CPLD逻辑模块、扩展RAM模块、数字上变频/下变频模块、FLASH模块和电源模块；基带设备通过PCI接口芯片和CPCI计算机相连，将PCI总线协议转换为本地总线协议，PCI接口芯片输出的本地总线信号通过CPLD进行地址译码，PCI总线通过CPLD完成对接口的访问，并完成对程序的下载，使得计算机能够通过PCI接口完成对固件程序的更新，实现了多频段、多模、多信道、多速率、多协议等多功能通信，从而构建一个良好而灵活的软件无线电系统平台。

主权项

一种基于软件无线电的基带设备，其特征在于：包括两路70M上行发送通道、两路70M下行接收通道、两路PSK接收通道、两路PSK发送通道，测试用LVTTL电平输入和输出接口、时钟管理单元、数据处理模块、PCI接口模块、CPLD逻辑模块、扩展RAM模块、数字上变频/下变频模块、FLASH模块和电源模块；基带设备通过PCI接口芯片PLX9054和CPCI计算机相连，将PCI总线协议转换为本地总线协议，PCI接口芯片输出的本地总线信号通过CPLD进行地址译码，PCI总线通过CPLD完成对FPGA和DSP HPI接口的访问，完成对FPGA和DSP程序的下载；两路70M上行发送通道：两路结构相同的70M中频输出接口输出为扩频体制时上行的测距信号、上行遥控信号和上行遥测模拟信号的输出，或者USB体制时上行遥控模拟信号、上行测距信号和上行遥测模拟信号的输出，该接口同时需要输出前端AGC电压；两路70M下行接收通道：两路结构相同的70M中频输入接口输出为扩频体制时下行测距信号和下行遥测信号的接收，或者USB体制时下行遥测信号和下行测距信号的接收；两路PSK接收通道：两路结构相同的视频PSK输入接口用于USB体制；两路PSK发送通道：两路结构相同的监视PSK输出，在USB体制时用作PSK监视信号的输出；测试用LVTTL电平输入和输出接口：多路结构相同的LVTTL输入接口、八路结构相同的LVDS输入接口；时钟管理单元：两路外部10M时钟输入和一路设备上自带的10M时钟，输入时钟即能够按照设定的优先级自动选择使用外部时钟或板上自带时钟；数据处理模块：一片浮点运算DSP——TMS320C6713B，DSP的HPI接口和CPLD相连，为DSP配置两片64M BYTE大小的SDRAM，这两片SDRAM连接到的DSP的EMIF接口上，同时DSP的EMIF接口连接到FPGA的I/O管脚上；三片数字上/下变频器GC5016配置成行上变频模式时能够完成数据的内插和上变频，当GC5016配置成下变频模式时能够完成数据的下变频和抽取，该芯片包括有4路宽带或窄带的上下变频器，3片GC5016一共包含12路上下变频通道，GC5016和FPGA连接成一个闭环，FPGA将需要处理的数据送入GC5016后进行处理，处理过的数据通过GC5016的输出端口重新连接到FPGA，由FPGA决定下一步的数据处理过程；PCI接口模块：使用PLX9054作为PCI接口芯片，完成PCI总线协议和本地总线协议的转换，PLX9054支持32‑bit数据总线；CDLP逻辑模块：CPLD对PCI总线、地址总线进行译码操作，FPGA内功能寄存器的读写等，CPLD为逻辑芯片EPM3256，使用CPLD进行本地译码的主要作用是使得计算机能够通过PCI总线实现FPGA程序的动态加载；扩展RAM模块：主要增强数据处理板的数据处理能力，在DSP的EMIF口上外挂两块外置的EEPRAM，DSP的EMIF口同时和FPGA相连，DSP的程序通过HPI口进行配置，HPI口直接和CPLD相连，通过CPLD译码，这样DSP的配置就不需要通过FPGA进行中转，FPGA作为主要中频信号处理器件；数字上变频/下变频模块：板卡上设计有3块专用数字上/下变频器，数字上/下变频器选用芯片GC5016，GC5016具有4个独立通道，每块芯片芯片具有三种工作模式：上变频模式、下变频模式和收发射机模式；GC5016的工作模式可以通过控制接口灵活配置；FLASH模块：板上上需要配置大容量的FLASH，FLASH选用64M Bit的FLASH ROM，配置时需要能够通过PCI接口更新FLASH中的数据。