[发明专利]一种利用负电压进入芯片测试模式的电路有效
| 申请号： | 201510598465.6 | 申请日： | 2015-09-18 |
| 公开（公告）号： | CN105207657B | 公开（公告）日： | 2017-12-22 |
| 发明（设计）人： | 阮为 | 申请（专利权）人： | 芯佰微电子（北京）有限公司 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 102208 北京市昌平区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种利用负电压进入芯片测试模式的电路，包括开关管M0、开关管M1、电阻R0和非门电路I9，所述开关管M0的源极连接电源VDD，开关管M0的漏极连接管脚P1和开关管M1的漏极，开关管M0的栅极连接电阻R0、开关管M1的栅极、开关管M2的栅极和开关管M3的栅极。本发明提出了一种复用I/O管脚并需要配合施加负电压才能进入测试模式的电路，在工艺不具备非易失性存储的条件下，仍然能在芯片封装后具有多个状态模式，并且不会影响到客户正常应用。 | ||
| 搜索关键词： | 一种 利用 电压 进入 芯片 测试 模式 电路 | ||
【主权项】：
一种利用负电压进入芯片测试模式的电路，包括开关管M0、开关管M1、电阻R0和与非门电路I9，其特征在于，所述开关管M0的源极连接电源VDD，开关管M0的漏极连接管脚P1和开关管M1的漏极，开关管M0的栅极连接电阻R0、开关管M1的栅极、开关管M2的栅极和开关管M3的栅极，电阻R0的另一端接地，开关管M3的源极连接电源VDD，开关管M1的源极连接开关管M2的漏极和与非门电路I9的输入端B，与非门电路I9的输入端A连接触发器DFF5的QN脚，触发器DFF5的CP脚连接管脚PFI，开关管M2的源极连接开关管M3的漏极；所述管脚P1和管脚PFI分别是芯片封装后的I/O管脚；所述管脚P1施加的电压为负电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于芯佰微电子（北京）有限公司，未经芯佰微电子（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510598465.6/，转载请声明来源钻瓜专利网。
