[发明专利]一种多重图形化掩膜层的形成方法在审
| 申请号： | 201510608770.9 | 申请日： | 2015-09-22 |
| 公开（公告）号： | CN105304474A | 公开（公告）日： | 2016-02-03 |
| 发明（设计）人： | 鲍宇;李润领;方精训 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体制造领域，尤其涉及一种多重图形化掩膜层的形成方法。本申请的一种多重图形化掩膜层的形成方法，通过在第一牺牲层侧壁形成第一侧墙后，然后沉积第二牺牲层，接着去除第一牺牲层，以第二牺牲层为掩膜沉积形成第二侧墙，最后去除第二牺牲层，在半导体器件上形成多重图形化掩膜层。方法操作简单，且形成的多重图形化掩膜层两侧侧壁的形貌差异减小了，有利于提高最终形成的半导体器件的性能。 | ||
| 搜索关键词： | 一种 多重 图形 化掩膜层 形成 方法 | ||
【主权项】：
一种多重图形化掩膜层的形成方法，其特征在于，包括：提供一硅衬底；于所述硅衬底之上依次叠置硬质掩膜层和第一牺牲层，且所述第一牺牲层部分覆盖所述硬质掩膜层的上表面；制备第一侧墙覆盖所述第一牺牲层的侧壁及邻近所述牺牲层暴露的所述硬质掩膜层的上表面；制备第二牺牲层覆盖所述硬质掩膜层暴露的表面，并去除所述第一牺牲层，以形成以所述第一侧墙为侧壁的凹槽；制备第二侧墙覆盖所述凹槽的侧壁，并去除所述第二牺牲层，以形成多重图形化掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510608770.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
