[发明专利]半导体器件制造方法在审
| 申请号： | 201510609798.4 | 申请日： | 2015-09-22 |
| 公开（公告）号： | CN106549043A | 公开（公告）日： | 2017-03-29 |
| 发明（设计）人： | 秦长亮;殷华湘;赵超 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/66 | 分类号： | H01L29/66;H01L21/762;H01L29/10;B82Y40/00 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种FinFET制造方法，采用SOI衬底，能够获得很好的器件隔离，通过形成硅/锗硅叠层并去除其中一种材料以形成纳米线，由于硅/锗硅叠层包含于鳍片之中，纳米线并不需要采用额外的pad进行支撑，降低了工艺的难度，并且，由于硅和锗硅的材料性质差异，可以采用高选择比的低温湿法刻蚀工艺去除其中一种材料，而无需采用干法刻蚀工艺，进一步简化了工艺；而且并发明的方法与常规FinFET工艺兼容，可以简便有效地获得FinFET纳米线器件。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件制造方法，用于制造FinFET器件，其特征在于包括如下步骤：提供SOI衬底，所述SOI衬底具有埋置氧化层和顶置半导体层；在所述顶置半导体层上形成硅层和锗硅层交替层叠的硅/锗硅叠层；通过图案化处理，形成鳍片；在所述鳍片之上形成虚设栅氧化层，虚设栅极堆栈，栅极侧墙；形成源漏延伸区以及源漏区；全面性沉积介质层，覆盖所述虚设栅极堆栈；平坦化处理暴露出所述虚设栅极堆栈上表面，并去除所述虚设栅极堆栈和所述虚设栅氧化层；去除所述硅/锗硅叠层中的硅或者锗硅材料；形成栅极绝缘层和栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510609798.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种无线链路失败的处理方法和装置
- 下一篇：一种实现无线通信的方法及终端
- 同类专利
- 专利分类
