[发明专利]高可靠系统芯片中Cache的容错结构及其容错方法有效
| 申请号： | 201510616277.1 | 申请日： | 2015-09-24 |
| 公开（公告）号： | CN105335247B | 公开（公告）日： | 2018-04-20 |
| 发明（设计）人： | 李红桥;张洵颖;肖建青;张丽娜;崔媛媛;谢琰瑾 | 申请（专利权）人： | 中国航天科技集团公司第九研究院第七七一研究所 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 西安通大专利代理有限责任公司61200 | 代理人： | 李宏德 |
| 地址： | 710065 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种能确保处理器保持较高性能的高可靠系统芯片中Cache的容错结构及其容错方法。当系统芯片中的主控处理器访问Cache存储器，请求所需的指令或数据时，Cache存储器中的信息将以交叉分组的形式进行奇偶校验解码，实现Cache存储器的容错；若发现校验错误，则直接将本次访问当作缺失处理，Cache进行更新操作，按照LRU策略向Cache存储器重新写入正确数据，并对写入数据进行交叉分组形式的奇偶校验编码，实现Cache存储器的容错；若未发现校验错误，认为Cache存储器中的信息正确，据此进行命中判断操作。采用只检错不纠错的容错策略，极大的降低了系统设计的复杂度及其逻辑延迟，避免已经处于处理器关键路径上的Cache在增加容错结构后对处理器的主频造成更大影响。 | ||
| 搜索关键词： | 可靠 系统 芯片 cache 容错 结构 及其 方法 | ||
【主权项】：
高可靠系统芯片中Cache的容错方法，其特征在于，当系统芯片中的主控处理器访问Cache存储器，请求所需的指令或数据时，Cache存储器中的信息将以交叉分组的形式进行奇偶校验解码，实现Cache存储器的容错；若发现校验错误，则直接将本次访问当作缺失处理，Cache进行更新操作，按照LRU策略向Cache存储器重新写入正确数据，并对写入数据进行交叉分组形式的奇偶校验编码，实现Cache存储器的容错；若未发现校验错误，认为Cache存储器中的信息正确，据此进行命中判断操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航天科技集团公司第九研究院第七七一研究所，未经中国航天科技集团公司第九研究院第七七一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510616277.1/，转载请声明来源钻瓜专利网。
