[发明专利]一种降低毛刺的TSPC型D触发器

摘要

本发明公开了一种降低毛刺的TSPC型D触发器，包括第一级反相器结构、第二级反相器结构、第三级反相器结构以及复位管。本发明对传统TSPC型触发器理论分析影响毛刺的因素，进行结构改进和参数优化，降低DFF毛刺影响，提高DFF的性能，在保持电路工作稳定性的同时提高降低了电路功耗，实现数字系统对于基本数字单元低功耗与面积紧凑型的要求。与传统TSPC电路相比，本发明结构的DFF毛刺降低明显，稳定性与功耗方面有明显优势。

主权项

一种降低毛刺的TSPC型D触发器，其特征在于：包括第一级反相器、第二级反相器、第三级反相器和复位结构，具体结构如下：所述第一级反相器包括一号PMOS管MP1、二号PMOS管MP2、三号PMOS管MP3和一号NMOS管MN1；其中，一号PMOS管MP1的栅极连接时钟信号CLK，一号PMOS管MP1的漏极和二号PMOS管MP2的源极连接并作为第一级反相器的一号输出端；二号PMOS管MP2的漏极和三号PMOS管MP3的源极连接；三号PMOS管MP3的漏极和一号NMOS管MN1的漏极连接并作为第一级反相器的二号输出端；二号PMOS管MP2的栅极和一号NMOS管MN1的栅极连接并作为第一级反相器的输入端；一号NMOS管MN1的源极接地；三号PMOS管MP3的栅极连接时钟信号CLK；所述第二级反相器包括四号PMOS管MP4、二号NMOS管MN2、三号NMOS管MN3、四号NMOS管MN4和五号NMOS管MN5；其中，四号PMOS管MP4的栅极和四号NMOS管MN4的栅极以及二号NMOS管MN2的漏极连接并作为第二级反相器的一号输入端；二号NMOS管MN2的栅极作为第二级反相器的二号输入端；四号PMOS管MP4的漏极和三号NMOS管MN3的漏极连接并作为第二级反相器的输出端，四号PMOS管MP4的源极接电源VDD；三号NMOS管MN3的栅极连接时钟信号CLK，三号NMOS管MN3的源极和四号NMOS管MN4的漏极连接；二号NMOS管MN2的源极和四号NMOS管MN4的源极以及五号NMOS管MN5的漏极连接；五号NMOS管MN5的栅极连接时钟信号CLK，五号NMOS管MN5的源极接地；所述第三级反相器包括五号PMOS管MP5和六号NMOS管MN6；其中，五号PMOS管MP5的栅极和六号NMOS管MN6的栅极连接并作为第三级反相器的输入端；五号PMOS管MP5的漏极和六号NMOS管MN6的漏极连接并作为第三级反相器的输出端；五号PMOS管MP5的源极接电源VDD；六号NMOS管MN6的源极接地；所述复位结构包括六号PMOS管MP6与七号NMOS管MN7；其中六号PMOS管MP6的栅极连接复位信号R，六号PMOS管MP6的源极连接电源VDD，六号PMOS管MP6的漏极连接一号PMOS管MP1的源级；七号NMOS管MN7的栅极连接复位信号R，七号NMOS管MN7的漏极连接第一级反相器的一号输出端和第二级反相器的一号输入端，七号NMOS管MN7的源极接地；第一级反相器的输入端接入TSPC型D触发器的数据输入信号D，第一级反相器的一号输出端连接第二级反相器的一号输入端，第一级反相器的二号输出端连接第二级反相器的二号输入端，第二级反相器的输出端连接第三级反相器的输入端，第三级反相器的输出端输出TSPC型D触发器的输出信号Q。