[发明专利]CMOSGOA电路

摘要

本发明提供一种CMOS GOA电路，通过在各级GOA单元中设置电性连接输出缓冲模块(3)与信号处理模块(2)的反馈调节模块(4)，使得在扫描驱动信号(G(N))变为高电位时，通过反馈调节模块(4)中第六N型TFT(T6)的正反馈作用使得信号处理模块(2)的下拉能力增强，从而减少扫描驱动信号(G(N))波形的上升时间；在扫描驱动信号(G(N))作用完毕变为低电位时，通过反馈调节模块(4)中第五P型TFT(T5)的正反馈作用使得信号处理模块(2)的上拉能力增强，从而减少扫描驱动信号(G(N))波形的下降时间；即能够降低扫描驱动信号(G(N))的阻容负载，提高驱动高分辨率显示面板时的稳定性。

主权项

一种CMOS GOA电路，其特征在于，包括级联的多个GOA单元；设N为大于1的正整数，第N级GOA单元包括：输入与锁存模块(1)、电性连接输入与锁存模块(1)的信号处理模块(2)、电性连接信号处理模块(2)的输出缓冲模块(3)、及电性连接输出缓冲模块(3)与信号处理模块(2)的反馈调节模块(4)；所述输入与锁存模块(1)接入上一级第N‑1级GOA单元的级传信号(Q(N‑1))、第一时钟信号(CK1)、及第一反相时钟信号(XCK1)，用于将第N‑1级GOA单元的级传信号(Q(N‑1))进行反相，得到反相级传信号(XQ(N))，再将反相级传信号(XQ(N))进行反相得到级传信号(Q(N))，并对级传信号(Q(N))进行锁存；所述信号处理模块(2)接入级传信号(Q(N))、第二时钟信号(CK2)、恒压高电位信号(VGH)、及恒压低电位信号(VGL)，用于对第二时钟信号(CK2)与级传信号(Q(N))做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号(G(N))；所述输出缓冲模块(3)包括依次串联的奇数个第一反相器(F1)，用于输出扫描驱动信号(G(N))并增加扫描驱动信号(G(N))的驱动能力；所述反馈调节模块(4)包括第五P型TFT(T5)、及第六N型TFT(T6)；所述第五P型TFT(T5)的栅极电性连接于所述输出缓冲模块(3)中首个第一反相器(F1)的输出端，源极接入恒压高电位信号(VGH)，漏极电性连接于所述输出缓冲模块(3)中首个第一反相器(F1)的输入端与信号处理模块(2)的输出端(A(N))，用于增强信号处理模块(2)的上拉能力，减小扫描驱动信号(G(N))的下降时间；所述第六N型TFT(T6)的栅极电性连接于所述输出缓冲模块(3)中首个第一反相器(F1)的输出端，源极接入恒压低电位信号(VGL)，用于增强信号处理模块(2)的下拉能力，减小扫描驱动信号(G(N))的上升时间。